• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.181-183
• /
• 2001

인터넷에서 저성능의 소프트웨어적인 처리 또는 고성능의 하드웨어 처리를 하는 장비의 단점을 보완하기 위해서 네트웍프로세서를 사용하는 방법이 등장하였다. 네트웍프로세서를 이용해서 네트웍기능을 지원하기 위해서는 한정된 자원을 효율적으로 활용하기 위해서 스케줄러가 요구된다. 네트웍프로세서에서 스케줄러를 설계하기 위해서 필요한 사항과 구조등에 관해서 알아본다.

• 한국통신학회논문지
• /
• 제29권3A호
• /
• pp.347-357
• /
• 2004

네트웍 시스템은 빠른 트래픽 처리속도와 다양한 서비스 제공을 위한 유연성이라는 두 가지 측면을 모두 만족시키기 위하여 발전되어 왔고 이러한 결과로 네트웍 프로세서가 출현하게 되었다. 네트웍 프로세서의 성능을 향상시키는 방법으로는 고속의 외부 인터페이스와 전용 연산기 등을 이용하는 방법들이 사용되어왔다. 최근에 이르러 이러한 방법 이외에 아키텍쳐적인 방법을 이용한 SMT(Simultaneous MultiThreading) 네트웍 프로세서의 구조가 제안되었는데 SMT 구조는 설계의 복잡성으로 인하여 상용화에 어려움이 있다. 따라서 SMT 구조의 네트웍 프로세서를 개발하기 위해서는 SMT 구조의 하드웨어 간략화 측면의 연구가 필요하다. 본 논문에서는 SMT 구조의 각 유닛들이 네트웍 알고리즘을 실행하는데 있어서의 영향을 분석하고 그 결과를 바탕으로 최적화된 SMT 네트웍 프로세서의 구조를 제안하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.624-626
• /
• 2000

대칭형 멀티프로세서 시스템으로 구성된 클러스터의 메시지 전송 방법은 인트라노드인 프로세서 통신과 인터노드인 시스템 통신을 동시에 수행하므로, 노드들간의 통신 성능을 위한 메모리 버퍼의 사용과 버퍼 사이의 데이터 중복 복사가 인트라와 인터노드 사이의 통신 불균형을 가져온다. 푸쉬-풀 메시지의 버퍼 사용 기법을 제한하고 메시지 전송 수행단계를 수정하여 고속 네트웍을 위한 인터노드의 통신 불균형을 감소시켰고, 주소 전환과 전송-승인 신호 중첩 기법을 고속 네트웍에 적합하도록 변형하여 기존의 푸쉬-풀 메시지 기법과 비교, 분석하였다. 제안된 기법은 인터노드 사이의 통신 지연을 약 7~18% 감소시켰다.

• 한국통신학회논문지
• /
• 제12권4호
• /
• pp.357-364
• /
• 1987

본 논문에서는 다중프로세서 시스템을 구성하는 중요한 요소인 다단상호결합 네트웍의 성능을 고찰한다. Baseline 네트웍을 이용한 Star네트웍 시스템의 Hardware적인 구성을 고찰하며 Analytical Model로 Request가 받아들여질 확률과 Clustering 확률을 구한다. 그리고 Baseline네트웍 대신에 Delta네트웍을 이용하여 위에서 언급한 확률을 구한 다음 네트웍의 성능을 비교한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.92-99
• /
• 2005

본 논문에서는 SystemC를 이용하여 네트웍 SOC에 적용이 가능한 상위 계층 설계 방법을 제안한다. 본 방식은 실제 양산되고 있는 네트웍 SOC를 기준 플랫폼으로 하여 NAT 라우터에서 보다 높은 변환율을 얻기 위한 최적의 하드웨어 계수 결정을 목표로 한다. 네트웍 SOC에 내장된 고속 이더넷 MAC, 전용 I)MA, 시스템 모듈들은 트랜잭션 레벨에서 SystemC를 이용하여 모델링되었다. 고속 이더넷 제어기 모델은 실제 Verilog RTL의 동작을 사이클 단위로 측정한 결과를 토대로 동작이 세부 조정되었다. SystemC 환경의 NAT 변환율은 기준 플랫폼 검증 보드상의 측정 결과와 비교하여 $\pm$10% 이내의 오차를 보였고, RTL 시뮬레이션보다 100배 이상의 속도 이득을 보였다. 본 모델은 NAT 라우터에서 성능 저하의 원인을 찾는 SOC 구조 탐색을 위해 사용될 수 있다.

• 한국정보처리학회논문지
• /
• 제1권1호
• /
• pp.105-113
• /
• 1994

본 논문에서는 HCH(m,p)에 기반을 둔 PALM 시스템의 구조와 네트웍의 성능을 연구 하였다. HCH(m,p)는 하나의 CP를 중심으로 p개의 AP를 연결하여 클러스터를 구성하고, 클러스터를 m-p 차원의 하이퍼큐브로 연결한 소결합 다중프로세서 시스템이다. 본 시스템에서는 AP와 CP 및 CP와 CP간을 DPR로 연결하여 워드단위의 통신이 가능하도록 구성하여 빠르고 안정된 메세지 전송을 가능하게 하였다. PALM 시스템에 사용된 네트 웍은 여러 가지 HCH 네트웍 중에서 시스템에 포함되는 AP의 갯수가 최대이나 CP 및 링크(또는 DPR)의 합이 최소인 최적 HCH(m,2) 네트웍이다. 본 논문에서는 HCH(2,2) 인 실험시스템을 구성하고 네트웍의 통신성능을 측정하였으며, PALM시스템의 작은 통 신/연산비는 메세지 통신형 다중프로세서 시스템에서도 화인 그레인(fine grain) 병렬성을 다룰 수 있음을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.196-198
• /
• 1998

순수자바기술을 이용한 응용서비스가 정보통신망의 발달과 함께 빠른 속도로 증대되고 있다. 이러한 자바응용 서비스는 네트워크 분할(partition) 및 서버의 실패(crash)와 같은 전산망의 결함에도 불구하고 안정적이고 지속적인 서비스를 제공하는 것이 바람직하다. 이러한 요구사항은 서비스를 제공하는 분산된 서버들을 논리적인 하나의 그룹으로 동작하도록 하는 프로세서 그룹을 이용함으로써 해결될 수 있다. 본 연구에서는 네트웍 분할로 인해 프로세서 그룹이 두 개이상의 구성요소(component)로 나뉘어 지더라도 지속적인 고가용성(high availability)의 지원을 위해 응용서비스의 특성에 따라 기존의 처리결과에 영향을 받아 다음 서비스를 처리해야 한다. history-sensitive 그룹과 기존의 처리결과에 영향을 받지 않는 history-sensitive 그룹의 개념을 도입하여 기존의 프로세서 그룹을 확장한 신뢰성 있는 프로세서를 그룹 서비스에 대해서 살펴본다.

• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3055-3063
• /
• 2000

본 논문에서는 공유 메모리 다중 프로세서 시스템에서 태스크 중복을 기반으로 하는 휴리스틱 스케줄링 알고리즘을 제안한다. 제안된 알고리즘에서는 공유 메모리에서 통신할 때 발생되는 충돌을 방지하기 위하여 네트웍 통신 자원을 우선 할당하고, 스케줄링 길이를 단축하고 병렬처리 시간을 줄이기 위한 중복 태스크를 선택할 때 휴리스틱을 사용한다. 제안된 알고리즘은 태스크 그래프를 입력으로 받아 다중 프로세서로 스케줄링하며, 시스템에서 사용 가능한 프로세서의 수에 맞도록 태스크를 스케줄링 할 수 있다. 시뮬레이션에서는 제안된 알고리즘을 실제 응용프로그램의 태스크 그래프에 적용하였으며, 프로세서 수의 변화에 따른 스케줄링 길이를 비교하여 제안된 알고리즘의 성능이 우수함을 보여주었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.560-563
• /
• 2001

8비트급 마이크로프로세서를 사용하여 HTTP 서버를 구현하였다. 사용한 프로세서는 Z80 코어를 채용한 TMP84C015 이고, 이더넷의 물리층은 RTL8019AS를 사용하여 구현하였다. 8비트 프로세서라는 제약과 사용 가능한 메모리의 제한을 극복하기 위하여 프로토콜을 최대한 단순화하였고, 시간당 보낼 수 있는 패킷의 수를 최적화하기 위해서 어셈블리언어를 사용하여 TCP, UDP, IP, ICMP, ARP 프로토콜을 구현하였다. 클라이언트 측에서는 LabVIEW를 이용하여 설계 제작한 임베디드 서버의 동작을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.1371-1374
• /
• 2002

본 논문에서는 내장형 리눅스를 기반으로 무선 네트웍과 실시간 음성처리 VoIP 와의 연동시스템을 설계 구현한다. 설계 구현하는 시스템의 하드웨어 스펙은 Motorola-XPC860 프로세서를 기반으로 설계되었으며, 음성 코덱칩을 사용하여 실시간으로 음성데이터를 처리하도록 설계하였다. 또한 2.4GHz 무선 통신 규약인 Bluetooth 를 무선 네트웍 인터페이스로 사용하였다. 실시간 음성데이터의 효과적인 처리를 위하여 실시간 운영 체제인 RTLinux 를 사용하였으며, 무선 네트워크의 동시다중 서비스 지원을 위해 커널레벨의 문자 디바이스 형태로의 Bluetooth 인터페이스 구현에 대해 살펴보도록 하겠다.