• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.4 s.346
• /
• pp.16-22
• /
• 2006

Gigabit transimpedance amplifiers are realihzed in submicron CMOS technologies for Gigabit Ethernet applications. The regulated cascode technique is exploited to enhance the bandwidth and noise performance simultaneously so that it can isolate the large input parasitic capacitance including photodiode capacitance from the determination of the bandwidth. The 1.25Gb/s TIA implemented in a 0.6um CMOS technology shows the measured results of 58dBohm transimpedance gain, 950MHz bandwidth for a 0.5pF photodiode capacitance, 6.3pA/sqrt(Hz) average noise current spectral density, and 85mW power dissipation from a single 5V supply. In addition, a 10Gb/s TIA is realized in a 0.18um CMOS incorporating the RGC input and the inductive peaking techniques. It provides 59.4dBohm transimpedance gain, 8GHz bandwidth for a 0.25pF photodiode capacitance, 20pA/sqrt(Hz) noise current spectral density, and 14mW power consumption for a single 1.8V supply.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.28-29
• /
• 2016

본 논문에서는 자이레이터를 사용하여 자기유도 전력전달시스템의 보상 회로를 해석하는 방식을 제안한다. 보상회로를 주로 구성하는 갖가지 공진 회로와 유도 결합 코일이 자이레이터의 특성을 가지고 있음을 보인다. 그러므로, 자이레이터의 바람직한 특성들을 보상 회로의 전원-로드 이득, 전원의 역률 등을 해석하는데 사용할 수 있음을 보인다. 제안된 방식은 수식 기반이 아닌 회로 기반의 해석 방식이라 적용이 간편하고, 모든 주파수 영역에서도 해석이 가능하며, 코일의 직렬 기생 저항 또한 포함할 수 있다는 특징이 있다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.177-178
• /
• 2014

본 논문은 낮은 전압 스트레스와 고효율을 갖는 탭인덕터 부스트 컨버터를 제안한다. 기존의 탭인덕터 부스트 컨버터는 스위치의 기생 캐패시턴스와 누설 인덕턴스의 공진으로 인하여 반도체 소자에 높은 전압 스트레스가 발생하고 이를 저감하기 위한 손실스너버의 추가로 전력변환효율이 떨어진다. 하지만 제안회로는 손실스너버없이 스위치와 다이오드를 전압원으로 클램핑하여 낮은 전압스트레스를 가진다. 또한, 탭인덕터의 누설인덕턴스를 이용한 스위치의 영전류 스위칭 턴-온과 캐패시터를 이용한 영전압 스위칭 턴-오프로 스위칭 손실을 매우 저감시켜 높은 전력변환효율을 가진다. 제안회로의 타당성을 증명하기 위하여 이론적 해석과 실험결과 제시하였다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.395-396
• /
• 2012

본 논문에서는 에너지 저장 장치를 포함한 태양광 발전 시스템에 적합한 고 효율, 저 잡음 특성을 가진 양방향 태양광 인버터를 제안한다. 제안하는 인버터는 태양광 발전 시스템에서의 보다 안정적인 전력운용 위해 계통과 직류 전원간의 전력제어를 수행하며, 무 변압기형으로써 고효율 특성을 가진다. 또한 태양전지와 대지사이에 존재하는 기생 커패시터를 통해 흐르는 누설전류를 제한하여 시스템의 신뢰도를 향상시키고, 저 잡음 특성을 가진다. 최종적으로 제안하는 인버터의 3kW급 시작품을 제작하였고, 이를 이용한 실험결과를 바탕으로 제안하는 양방향 인버터에 우수성 및 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.241-242
• /
• 2015

최근 전력수요가 늘어남에 따라 전력공급의 부족 현상이 빈번히 발생하고 있다. 이런 문제점의 예방책으로써 Energy Storage System (ESS)가 고려되고 있으며, 그 중 가정용 ESS는 3kW 정도의 용량이 선호되고 있다. 이러한 레벨의 용량을 갖는 ESS는 40~50V의 공칭전압으로 설계하는 것이 일반적이다. 3kWh 급 가정용 ESS를 220V 교류 계통과 연계하기 위해 계통 연계 인버터는 낮은 ESS의 배터리 전압을 승압하여야 한다. 이 때, 인버터의 AC 출력 전압을 증가하는 방법으로 상용주파수의 변압기를 사용하는 방법을 생각할 수 있다. 이때 LC필터는 변압기의 1차 측 또는 2차 측에 설치 될 수 있다. 후자의 경우 Power Conditioning System (PCS)에 의한 스위칭 주파수의 구형파를 상용변압기에 통과시킬 때 변압기 내의 기생성분들이 나타나는 현상으로 인하여 출력효율이 낮아지게 된다. 본 논문에서는 가정용 ESS의 스위칭 파형에 따른 상용 변압기의 특성에 대하여 연구한다.

• Journal of IKEEE
• /
• v.24 no.3
• /
• pp.845-852
• /
• 2020

Developing standard cells for 3nm and beyond requires significant advances in the device and interconnect technology. Thus, it is very important to quantify the impact of the new technology in various aspects. In this paper, we perform a through analysis on the impact of Buried Power Rail (BPR) and Complementary FET (CFET) in the perspective of cell area and parasitics such as capacitance. We emphasize that CFET is a technology that realizes 4T and beyond for standard cell designs, but significant capacitance increases (+18.0%), compared to its counterpart technology (FinFET) cell, due to the increase of cell height in the Z-direction.

• The Magazine of the IEIE
• /
• v.24 no.6
• /
• pp.38-49
• /
• 1997

0.4mm Resign Rule의 Super Low Power Dissipation, Low Voltage. Operation-5- Full CMOS SRAM Cell을 개발하였다. Retrograde Well과 PSL(Poly Spacer LOCOS) Isolation 공정을 사용하여 1.76mm의 n+/p+ Isolation을 구현하였으며 Ti/TiN Local Interconnection을 사용하여 Polycide수준의 Rs와 작은 Contact저항을 확보하였다. p-well내의 Boron이 Field oxide에 침적되어 n+/n-well Isolation이 취약해짐을 Simulation을 통해 확인할 수 있었으며, 기생 Lateral NPN Bipolar Transistor의 Latch Up 특성이 취약해 지는 n+/n-wellslze는 0.57mm이고, 기생 Vertical PNP Bipolar Transistor는 p+/p-well size 0.52mm까지 안정적인 Current Gain을 유지함을 알 수 있었다. Ti/TiN Local Interconnection의 Rs를 Polycide 수준으로 낮추는 것은 TiN deco시 Power를 증가시키고 Pressure를 감소시킴으로써 실현할 수 있었다. Static Noise Margin분석을 통해 Vcc 0.6V에서도 Cell의 동작 Margin이 있음을 확인할 수 있었으며, Load Device의 큰 전류로 Soft Error를 개선할수 있었다. 본 공정으로 제조한 1M Full CMOS SRAM에서 Low Vcc margin 1.0V, Stand-by current 1mA이하(Vcc=3.7V, 85℃기준) 를 얻을 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.216-218
• /
• 2018

Weinberg 컨버터는 입출력 전류 리플이 작아 필터 사이즈가 작고, 스위치 및 다이오드가 소프트 스위칭을 하여 높은 효율을 갖는 장점으로 인해 정지궤도 위성용 배터리 방전 조절기와(Battery Discharge Regulator, BDR) 같이 높은 전력밀도 및 높은 효율을 요구하는 제품에 유용한 승압형 컨버터이다. 최근 정지궤도 위성의 큰 전력 요구사양에 맞춰 버스 전압 사양이 커지면서 Weinberg 컨버터는 몇 가지 문제점을 갖게 되었다. 첫째 다이오드의 큰 순 방향 전압 강하로 인해 도통 손실이 증가한다. 둘째 다이오드의 기생 커패시터와 누설 인덕턴스간의 공진으로 인한 전압 맥동이 심화되면서 EMI 특성이 악화된다. 셋째 스위치 턴-오프 시 발생하는 큰 출력 전류 스파이크로 인해 출력 필터 크기가 커진다. 본 논문에서는 이러한 문제점을 개선하기 위해 추가 스위치 및 커패시터를 이용해 다이오드 차단시 그 전압을 기존보다 크게 낮춤으로 써 도통 손실 개선 및 EMI 특성 개선을 하는 방법을 제안한다. 또한, 출력 필터 사이즈 저감을 위해 출력 전류 리플을 줄일 수 있는 추가 스위치의 적절한 구동 방법에 대해 제안한다. 제안하는 컨버터는 더욱 높은 전력 밀도 및 효율을 얻을 수 있어 차세대 정지궤도 위성용 BDR에 적합하다. 본 컨버터는 100V/750W의 출력전압/전력을 갖는 시작품을 통해 그 유효성을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.37 no.5
• /
• pp.11-116
• /
• 2000

A topology decreased switching loss and voltage stress by zero voltage switching is presented in this paper. Generally, Switching mode converting productes voltage stress and power losses due to excessive voltage and current. which affect to performance of power supply and reduce overall efficiency of equipments. Virtually, In flyback converter, transient peak voltage and current at switcher are generated by parasitic elements. To solve these problems, present ZVS flyback converter topology applied a auxiliary circuit. Incorporation of auxiliary circuit into a conventional flyback topology serves to reduce power losses and to minimize switching voltage stress. Snubber capacitor in auxiliary circuit serves ZVS state by control voltage variable time at turn on and off of main switch, then reduces voltage stress and power losses. The proposed converter has lossless switching in variable load condition with wide range. A detailed analysis of the circuit is presented and the operation procedure is illustrated. A (50W 100kHz prototype) ZVS flyback converter using a auxiliary circuit is built which shows an efficiency improvement as compared to a conventional hard switching flyback converter.

• Proceedings of the KIPE Conference
• /
• 2013.11a
• /
• pp.109-110
• /
• 2013

3-level 인버터에서 DC_Link와 각 leg의 스위치 간 라인에 존재하는 Stray inductance로 인해 스위칭 시 Voltage spike가 발생하게 된다. 3-level 인버터는 고전압, 대전력에서 주로 사용되기 때문에 Voltage spike로 인해 전력반도체 스위치에 순간적으로 큰 전압이 인가되어 정격 이하의 운전에서도 스위치가 소손되어 전체 시스템의 고장을 초래할 수 있다. 이와 같은 사고를 방지하기 위해 본 논문에서는 DC_Link 커패시터를 분할로 구성하여 Stray inductance를 균일하게 하고 전반적으로 최소화 하였다. Stray inductance는 Double Pulse Test 시뮬레이션 및 실험으로 확인하였다.