• The Journal of the Korea Contents Association
• /
• v.16 no.3
• /
• pp.546-552
• /
• 2016

With the increasing popularity of computer games as a leisure activity, there has been a rise in the interest in the effectiveness of serious games. Many of the earlier researches are focused on evaluation of effects, types, developments of serious games, whereas little is known about the after effects of serious games. The aim of this paper is to examine the previous literatures on serious games in regard to their impacts and outcomes of gaming for the purpose of empirical evidence as impacts and outcomes are needed for exploratory study of variable outcomes of educational serious games. It is worth noting that current review would be used as an outcome indicator for verifying the after effects of both cognitive and educational after the usage of these educational serious games.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.2011_2012
• /
• 2009

내환경검증은 원자력발전소 안전성 관련 계통의 기기가 정상운전 및 설계기준 사고 환경에서 안전기능을 수행할 수 있는지를 검증하는 것이다. 기기검증 평가에 관한 사항은 원자력법시행규칙 '제19조의2(주기적안전성평가의 세부내용)에 따르며 세부평가 대상범위는 안전기능을 확보하기 위한 안전관련 전기기기, 기능이 상실되면 안전관련 기능 수행을 저해하는 비 안전관련 기기, 규제지침 Reg Guide 1.97에서 요구하는 사고 후 감시기기 등이며 국내의 경우에는 경수로형 원전 안전심사지침 제3.11에 따른 내환경검증 기계류 기기의 비금속 부품 등이 추가로 해당된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.598-600
• /
• 2002

메시지전달 병렬프로그램에서는 메시지들의 경합으로 인해서 의도하지 않은 다결정적인 수행결과가 초래되므로, 메시지들의 경합을 탐지하는 것은 중요하다. 이전 연구에서 경합을 탐지하는 다양한 기법들을 제안하였으나, 각 탐지기법의 기능을 검증할 수 있는 방법은 없다. 이는 기존 경합 탐지기법과 새롭게 개발되는 경합 탐지기법의 기능을 검증하기 어렵게 한다. 본 연구는 기존의 경합 탐지기법들을 구현하여 각 기법들의 탐지결과를 비교함으로써 그 기능을 검증할 수 있게 하는 시험도구를 제안한다. 본 시험도구의 사용자는 기존의 경합 탐지기법과 새로운 탐지기법을 선택하여 적용할 수 있고, 탐지된 결과에 대한 시각화 정보의 비교를 통해서 탐지기법들의 기능을 검증할 수 있다. 그러므로 본 도구는 새로운 경합 탐지기법의 개발을 위한 효과적인 기능시험을 가능하게 한다.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.43 no.4 s.310
• /
• pp.39-49
• /
• 2006

This paper proposes an efficient verification environment of PCI Express controller that is the future I/O interface. This verification environment consists of a test vector generator, a test bench, and two abstract memories. We also define the assembler set to generate the verification scenarios. In this paper, we propose the random test environment which consists of a random vector generator, a .simulator part, and a compare engine. This verification methodology is useful to find the special errors which are not detected by the basic-behavioral test and hardware-design test.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.880-882
• /
• 2004

본 논문에서는 차세대 이동통신 시스템으로 개발되고 있는 HMm시스템의 3계층 프로토콜 전송절차 검증 및 SIP기반의 VoIP서비스 및 웹브라우징 서비스를 제공할 수 있는 가상 단말을 설계하고 구현하였다. 현재 구현된 가상단말은 SIP서비스를 위한 UA기능과 웹 브라우징 기능을 포함하고 있으며, UA간의 직접적인 통화 기능 및 Proxy를 이용한 통화 기능, 그리고 웹 브라우징 기능을 시험하였다. 향후 개발된 가상단말을 바탕으로 보다 확장된 SIP헤더를 처리하고 HMm 3계층 프로토콜을 세부적으로 검증할 수 있는 기능을 추가할 예정이다.

• Journal of Advanced Navigation Technology
• /
• v.23 no.5
• /
• pp.361-366
• /
• 2019

In developing the avionics system, a system integration laboratory (SIL) is established to verify the function and interworking of individual components. In case of individual verification of SIL's components and system integration, a SIL model that simulates the function and interworking of each equipment is developed and used. A SIL model shall be pre-verified against all data defined in the interface control document (ICD) before interworking with the actual equipment and reverified even when the ICD changes or functions change. However, if the verification of the SIL model is performed manually, the verification of the individual SIL model takes considerable time. For this reason, selective regression tests are often performed to determine a impact of SIL models on ICD changes and some functional changes. In this paper, we designed SIL model verification automation method to perform regession test by reducing verification time of SIL model and verify the usefulness of verification automation design by developing SIL model verification automation tool.

• Annual Conference of KIPS
• /
• 2002.11b
• /
• pp.1281-1284
• /
• 2002

본 논문은 인터넷을 이용한 음성통신 서비스를 제공하기 위해 사용되는 VoIP 시스템 칩 설계 및 기능 검증을 위한 보드 개발에 관한 것이다. 구성이 간단한 시스템을 구현하기 위하여 32 비트 RISC 프로세서인 ARM922T 프로세서 코어를 중심으로 IP 망 접속 기능, 톤 발생 및 음성신호 접속기능과 다양한 사용자 정합 기능을 가지는 VoIP 시스템 칩을 설계하고, 이 칩의 기능을 검증하기 위하여 시험 프로그램 및 통신 프로토콜을 개발하였으며, 각종 설계 및 시뮬레이션 툴을 사용하고 ARM922T와 FPGA가 결합된 Excalibur를 사용한 시험용 보드를 개발하여 시험하였다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2003.12a
• /
• pp.113-117
• /
• 2003

네트워크에서 보안 기능을 전개하는데 있어 정책 기반 전개 방법이 널리 사용되고 있다. 본 논문에서는 정책 기반 보안 기능 전개에 있어 정책을 설정하고 검증하기 위한 프레임을 제시한다 정책 기반 기능 전개에 있어 중요하고도 어려운 문제는 설정한 정책의 정확성(correctness)과 완전성(completeness)을 검증하는 것이지만 이에 관한 기존의 방법은 주로 경험이나 혹은 감시에 의한 끊임없는 정책 갱신이다. 본 연구에서는 기존의 제안된 여러 보안 모델들을 검토해보고 이 모델들로부터 공통적으로 적용할 수 있는 정책의 정확성과 완전성을 위한 제어 프레임을 설계한다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.11 no.2
• /
• pp.177-182
• /
• 2010

The flow of a universal system-level design methodology consists of system specification, system-level hardware/software partitioning, co-design, co-verification using virtual or physical prototype, and system integration. In the developing process of a hardware component in system, the design phase has been regarded as a phase consuming lots of time and cost. However, the verification phase in which functionality of the designed component is verified has recently been considered as a much important phase. In this paper, the implementation of a verification environment which is based on SystemC infrastructure and verifies the functionality of a hardware component is described. The proposed verification system uses SystemC user-defined channel as communication interface between variables of SystemC module and registers of Verilog module. The functional verification of an UART is performed on the proposed verification system. SystemC provides class library for hardware modeling and has an advantage of being able to design a system consisting hardware and software in higher abstraction level than register transfer level. Source codes of SystemC modules are reusable with a minor adaptation on verifying functionality of another hardware component.

• Journal of the Institute of Convergence Signal Processing
• /
• v.12 no.4
• /
• pp.309-314
• /
• 2011

As a system becomes more complex, a design relies more heavily on a methodology based on high-level abstraction and functional verification. SystemVerilog includes characteristics of hardware design language and verification language in the form of extensions to the Verilog HDL. However, the OOP of System Veri log does not allow multiple inheritance. In this paper, we propose adoption of SystemC to introduce multiple inheritance. After being created, a SystemC unit is combined with a SystemVerilog-based verification environment using SystemVerilog DPI and ModelSim macro. Employing multiple inheritance of SystemC makes a design of a verification environment simple and easy through source code reuse. Moreover, a verification environment including SysemC unit has a benefit of reconfigurability due to OOP.