• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2004년도 춘계학술대회 논문요약집
• /
• pp.239-239
• /
• 2004

화학적 기계연마 공정(CMP)은 반도체 웨이퍼를 수 천$\AA$m/min의 MRR로 2$\mu\textrm{m}$ 이내의 W(Total Thickness Variable) 조건을 만족시키는 초정밀 광역 평탄화 기술이다. 일반적인 CMP 방법은 서로 다른 회전 중심을 갖고 동일한 방향으로 회전하는 웨이퍼와 다공성 패드 사이에 연마액인 슬러리를 넣어 연마하는 것이다. CMP 공정기술은 1990년 대 중반에 개발되었으나, 아직까지 연마 메커니즘이 완벽하게 밝혀지지 않았다. 따라서 장비를 최적화하기 위해 실험에 의존적일 수밖에 없으나, 이러한 방법은 막대한 자금과 노력뿐만 아니라 상당한 시간을 필요로 하기 때문에, 앞으로 가속될 연마대상 재료의 변화 및 다양한 속도에 발맞출 수 없다.(중략)

• 한국진공학회지
• /
• 제10권3호
• /
• pp.361-367
• /
• 2001

CMP(Chemical Mechanical Polishing)는 반도체 소자 제조공정 중 다층 배선구조의 평탄 경면화에 널리 이용되고 있다. 차세대 웨이퍼로 각광받는 SOI(Silicon On Insulator) 웨이퍼 제조공정 중 웨이퍼 표면 미소 거칠기를 개선하기 위해서 본 논문에서는 여러 가지 가공변수(슬러리와 연마패드)에 따른 CMP 연마능률과 표면 미소 거칠기 변화에 대해 연구하였다. 결과적으로 연마능률은 슬러리의 입자 크기가 증가할수록 이에 따라 증가하였으며, 미소 거칠기는 슬러리의 연마입자보다는 연마패드에 영향이 더욱 지배적이다. AFM(Atomic Force Microscope)에 의한 평가에서 표면 미소 거칠기가 27 $\AA$ Rms에서 0.64 $\AA$ Rms로 개선됨을 확인할 수 있었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.69.1-69.1
• /
• 2018

산업 현장에서 자주 사용되는 알루미늄 합금은 순도가 높은 알루미늄에 비해 경제성, 기계적 성질이 우수한 장점이 있다. 하지만 이런 합금들은 물리적, 화학적 성질이 순수 알루미늄과 달라 양극산화와 같은 표면처리가 쉽지 않다. 양극산화는 표면처리 기술의 대표적인 방법 중 하나로 인위적으로 산화피막을 형성하는 기술이다. 순도가 높은 알루미늄은 산성 전해질에서의 양극산화를 통해 다공성 산화피막을 형성할 수 있으며 그 구조로 인해 내식성, 내마모성 등 기계적, 화학적인 다양한 장점이 있다. 하지만, Mg, Si, Cr과 같은 성분이 함유된 알루미늄의 경우 산성 전해질에서 산화물을 형성되지 않는다. 본 연구에서 기존의 산성 전해질에서의 양극산화 방법이 아닌$K_2HPO_4$를 함유하는 고온의 글리세롤 전해질을 사용하여 양극산화를 진행하였다. 사용한 알루미늄은 산업용으로 자주 사용되는 3000계열의 알루미늄을 사용하였으며 균일한 양극산화를 위해 샌드페이퍼를 통한 연마과정을 통해 표면을 평탄화 하였다. 이후 전기화학적 에칭 과정을 거쳐 표면에 있는 자연산화막을 제거하여 표면 분석을 용이하게 하였다. 양극산화는 10wt%의 $K_2HPO_4$/글리세롤 전해질에서 전해질의 온도와 인가 전압을 달리 하여 진행하였다. 결과 $150^{\circ}C$ 이상의 온도에서 알루미늄 합금의 양극산화를 확인할 수 있었고 $170^{\circ}C$의 온도에서 인가 전압을 20V로 하였을 때 가장 정렬된 다공성 구조를 얻을 수 있었다. 본 연구 결과를 통해 산업용 알루미늄 합금의 양극산화를 통해 다공성 나노구조 산화물을 형성 시킬 수 있었다.

• 전기화학회지
• /
• 제10권2호
• /
• pp.94-103
• /
• 2007

반도체 소자의 고속화, 고집적화, 고신뢰성화에 대한 요구는 알루미늄 합금으로부터 구리로의 배선 물질의 변화를 유도하였다. 낮은 비저항과 높은 내열화성을 특징으로 하는 구리는 그 전기적, 재료적 특성이 알루미늄과 상이하여 배선 형성에 있어 새로운 주변 재료와 공법을 필요로 한다. 본 총설에서는 상감공정(damascene process)을 사용하는 다층 구리 배선 공정에 있어 핵심이 되는 구리 전해 도금(electrodeposition) 공정을 중심으로 확산 방지막(diffusion barrier) 및 도전층(seed layer), 바닥 차오름(bottom-up filling)을 위한 전해/무전해 도금용 유기 첨가제, 화학적 기계적 평탄화(chemical mechanical polishing) 및 표면 보호막(capping layer) 기술 등의 금속화 공정에 대한 개요와 개발 이슈를 소개하고 최근의 연구 결과를 통해 구리 배선 공정의 최신 연구 동향을 소개하였다.

• 한국광물학회지
• /
• 제21권2호
• /
• pp.201-208
• /
• 2008

최근 기능성 나노물질로서 반도체 공정 중 기계.화학적 평탄화(CMP)용 연마제로 중요하게 사용되는 세리아(Ceria, $CeO_2$)에 대해서 X-선 회절분석을 실시하여 리트벨트법에 의한 상세한 구조해석 및 세리아의 입자크기와 미세응력을 측정하였다. 두 시료(RT735. RT835)의 리트벨트 계산 결과 R지수 값은 각각 $R_p(%)=8.50$, 8.34; $R_{wp}(%)=13.4$, 13.5; $R_{exp}(%)=11.3$, 11.5; $R_B(%)=2.21$, 2.36; S(GofF: Goodness of fit)=1.2, 1.2를 보여주며 계산이 잘 이루어졌음을 알 수 있다. $CeO_2$는 공간군 Fm3m을 가지며, 격자상수는 a=5.41074(2), 5.41130(6) ${\AA}$, V=158.406(1), 158.455(3) ${\AA}^3$으로 각각 계산되었다. 입자크기 및 미세응력 계산 결과, RT735의 평균 입자크기와 최대 응력은 37.42(1) nm, 0.0026이며, RT835는 72.80(2) nm, 0.0013으로 각각 결정되었다. 입자크기와 미세응력은 서로 반비례함을 알 수 있다.

• Tribology and Lubricants
• /
• 제38권4호
• /
• pp.152-161
• /
• 2022

Chemical mechanical planarization (CMP) is a technology that planarizes the surfaces of semiconductor devices using chemical reaction and mechanical material removal, and it is an essential process in manufacturing highly integrated semiconductors. In the CMP process, a conditioning process using a diamond conditioner is applied to remove by-products generated during processing and ensure the surface roughness of the CMP pad. In previous studies, prediction of pad wear by CMP conditioning has depended on numerical analysis studies based on mathematical simulation. In this study, using an artificial neural network, the ratio of conditioner coverage to the distance between centers in the conditioning system is input, and the average conditioning density, standard deviation, nonuniformity (NU), and conditioning density distribution are trained as targets. The result of training seems to predict the target data well, although the average conditioning density, standard deviation, and NU in the contact area of wafer and pad and all areas of the pad have some errors. In addition, in the case of NU, the prediction calculated from the training results of the average conditioning density and standard deviation can reduce the error of training compared with the results predicted through training. The results of training on the conditioning density profile generally follow the target data well, confirming that the shape of the conditioning density profile can be predicted.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.61-61
• /
• 2003

CMP(Chemical Mechanical Polishing)는 VLSI의 제조공정에서 실리콘웨이퍼의 절연막내에 있는 토포그래피를 제어할 수 있는 광역 평탄화 기술이다. 또한 최근에는 실리콘웨이퍼의 나노토포그래피(Nanotopography)가 STI의 CMP 공정에서 연마 후 필름의 막 두께 변화에 많은 영향을 미치게 됨으로 중요한 요인으로 대두되고 있다. STI CMP에 사용되는 CeO$_2$ 슬러리에서 첨가되는 계면활성제의 농도에 따라서 나노토포그래피에 미치는 영향을 제어하는 것이 필수적 과제로 등장하고 있다. 본 연구에서는 STI CMP 공정에서 사용되는 CeO$_2$ 슬러리에서 계면활성제의 농도에 따른 나노토포그래피의 의존성에 대해서 연구하였다. 실험은 8 "단면연마 실리콘웨이퍼로 PETEOS 7000$\AA$이 증착 된 것을 사용하였으며, 연마 시간에 따른 나노토포그래피 의존성을 알아보기 위해 연마 깊이는 3000$\AA$으로 일정하게 맞췄다. 그리고 CMP 공정은 Strasbaugh 6EC를 사용하였으며, 패드는 IC1000/SUBA4(Rodel)이다. 그리고 연마시 적용된 압력은 4psi(Pounds per Square Inch), 헤드와 정반(table)의 회전속도는 각각 70rpm이다 슬러리는 A, B 모두 CeO$_2$ 슬러리로 입자크기가 다른 것을 사용하였고, 농도를 달리한 계면활성제가 첨가되었다. CMP 전 후 웨이퍼의 막 두께 측정은 Nanospec 180(Nanometrics)과 spectroscopic ellipsometer (MOSS-ES4G, SOPRA)가 사용되었다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2001년도 춘계학술대회 논문집
• /
• pp.1068-1071
• /
• 2001

Recently, the minimum line width shows a tendancy to decrease and the multi-level to increase in semiconductor. Therefore, a planarization technique is needed, which chemical polishing(CMP) is considered as one of the most important process. CMP accomplishes a high polishing performance and a global planarization of high quality. But there are several defects in CMP such as microscratches, abrasive contaminations, and non-uniformity of polished wafer edges. Spin Etching can improve the defects of CMP. It uses abrasive-free chemical solution instead of slurry. Wafer rotates and chemical solution is simultaneously dispensed on a whole surface of the wafer. Thereby chemical reaction is occurred on the surface of wafer, material is removed. On this study, TEOS film is removed by CMP and Spin Etching, the results are estimated at a viewpoint of material removal rate(MRR) and within wafer non-uniformity(WIWNU).

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.759-762
• /
• 2014

반도체소자의 제조 공정 기술 중 구리패턴을 얻기 위해서 사용하는 화학.기계적 연마(CMP)를 이용한 평탄화와 연마 공정에서 Wafer에 도포된 구리의 두께를 실시간으로 측정하여 정밀하게 제어할 필요가 있는데, 이때 획득되는 센서값을 실제 두께 값으로 환산하는 계산과정에서 오차가 발생할 수 있다. 실제 측정 값에 근사한 값을 얻도록 단순평균을 이용한 방법, 이동 평균, 필터 들을 사용하여 결과를 비교하여 옹고스트롬 단위의 두께를 실시간으로 측정하는 제어 시스템의 편차를 줄이도록 하는 방법의 구현에 대해 기술한다.

• 한국전자통신학회논문지
• /
• 제17권6호
• /
• pp.1175-1180
• /
• 2022

STI는 반도체 소자의 소형화 및 고집적화에 따른 광역 평탄화를 위한 공정 기술로써 많은 연구가 이루어져 왔다. 본 연구에서는 STI의 profile 개선을 위한 방법으로 STI 건식각 후 HF 용액에 의한 pad oxide 습식각과 O₂+CF₄ 건식각을 제안하였다. 이 공정 기술은 기존의 방법보다 소자의 밀집도에 따른 패턴간의 프로파일 불균형과 누설전류의 개선을 나타내었다. 또한 동일한 STI 깊이와 HLD 증착를 갖는 디바이스에 대하여 CMP 후 HLD 두께를 측정한 결과 디바이스 밀도에 따라 측정값이 다르게 나타났고 이는 CMP 후 디바이스 밀도에 따른 질화막의 두께 차이 및 슬러리의 선택비에 기인됨을 확인하였다.