• Electronics and Telecommunications Trends
• /
• v.19 no.2 s.86
• /
• pp.138-146
• /
• 2004

시스템 연결에 사용되는 프로토콜이 고속, 직렬화 됨에 따라 CDR이 내장된 SERDES 칩의 사용이 늘어나고 있다. 이에 Xilinx 나 Altera 사 등 FPGA 업체들이 SERDES를 FPGA 내장시킨 제품을 출시하기 시작하였다. 이러한 SERDES 임베디드 FPGA는 PCB 설계의 단순화와 신호무결성의 큰 이점이 있다. 본 고에서는 Altera 사의 SERDES 임베디드 FPGA, Stratix-GX 디바이스의 기가비트 트랜시버 ALTGXB 블록의 테스트에 관해 살펴본다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2021.07a
• /
• pp.705-706
• /
• 2021

본 연구에서는 4차 산업기술에 대한 소비자들의 인지 정도를 살펴보고 이러한 기술들이 향후 인간의 삶에 미칠 위험에 대해 어떻게 지각하는지를 탐색하고자 한다. 즉, 4차 산업기술로 대표되는 5G, 블록체인, 인공지능, 10기가 인터넷, 증강현실·가상현실, 사물인터넷, 양자 컴퓨팅 등이 인간의 삶을 이롭게 할 것이라 믿는지에 대한 의문에서 출발한다. 분석결과, 7가지 신기술 중 10기가 인터넷과 양자 컴퓨팅을 제외한 5G, 블록체인, 인공지능, 증강현실·가상현실, 사물인터넷 등에 대한 소비자들의 인지 정도가 높을수록 해당 기술의 위험지각은 낮아지는 것으로 나타났다. 본 연구는 4차 산업기술이 우리의 소비생활에 보다 잘 융화될 수 있도록 하는 정책적 단초를 제공할 것으로 기대된다.

• Journal of the Society of Naval Architects of Korea
• /
• v.46 no.6
• /
• pp.595-602
• /
• 2009

Great number of ships has been built by Korean Shipyards since early of 2,000 due to the expanding worldwide trade. Most of shipyards have enlarged the weight of erection block and many blocks have been assembled in block fabrication factories outside the shipyards to reduce the shipbuilding period. Especially, Giga blocks that exceed 2,000 tons are often assembled by the block fabrication factories outside the shipyard. Generally, the blocks are transported to building dock in shipyard by towing barges. Accident can be occurred during the sea transportation and it may bring about not only the delay of delivery but also a disaster on the ocean environments. Transportation condition of GPE (Grand Pre-Erection) block differs from the ocean going conditions of marine vessels. Special consideration should be included before transportation work in order to guarantee the safety of GPE blocks and barge carriers. In this paper, several examples, which have been investigated to set up the safety standard of transportation of the GPE blocks on coastal routes, are introduced. For the barge transportation on coastal sea route, the design criteria are discussed, considering the design wave, the acceleration induced by wave, structural strength, and the fixture condition of blocks.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.2
• /
• pp.104-113
• /
• 2013

A high-throughput Quasi-Cyclic Low-Density Parity-Check (QC-LDPC) decoder architecture is proposed for 60GHz multi-gigabit wireless personal area network (WPAN) applications. Two novel techniques which can apply to our selected QC-LDPC code are proposed, including a four block-parallel layered decoding technique and fixed wire network. Two-stage pipelining and four block-parallel layered decoding techniques are used to improve the clock speed and decoding throughput. Also, the fixed wire network is proposed to simplify the switch network. A 672-bit, rate-1/2 QC-LDPC decoder architecture has been designed and implemented using 90-nm CMOS standard cell technology. Synthesis results show that the proposed QC-LDPC decoder requires a 794K gate and can operate at 290 MHz to achieve a data throughput of 3.9 Gbps with a maximum of 12 iterations, which meet the requirement of 60 GHz WPAN applications.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11b
• /
• pp.923-926
• /
• 2003

iSCSI(Internet Small Computer Systems Interface)프로토콜은 TCP/IP 네트워크를 통해 블록 중심형 스토리지 데이터에 접근을 가능하게 하는 SCSI 전송프로토콜이다. iSCSI는 서버에서 스토리지장치로의 데이터 전송을 위해 표준 이더넷 스위치와 라우터를 사용하며, 또한 기존의 IP 네트워크를 사용하여 SAN 의 확장이 가능하다. 본 논문에서는 이러한 iSCSI 를 사용하여 여러가지 다른 환경에서 iSCSI 프로토콜의 성능을 분석한다. 첫째는 스토리지 장치에 따른 iSCSI 의 성능변화와 둘째는 현재의 네트웍 망에서의 변화이다. 이더넷에서 스토리지 데이터를 액세스하는데 있어서 시급했던 문제중에 하나는 충분한 대역폭과 낮은 지연율을 제공하는 것이었다. 최근의 이더넷 기술의 발전은 IP 네트워크를 통해 스토리지 장치를 액세스하는 것이 가능해졌으며 백본망을 비롯한 기가비트 이더넷이 활성화된 오늘날의 네트워크 망에서 iSCSI를 이용한 스토리지 서비스가 활성화 될 것이다. 본 논문에서는 iSCSI의 기반이 되는 IP네트워크에서의 iSCSI의 성능을 분석한 내용을 기술한다.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.41 no.4
• /
• pp.41-49
• /
• 2004

In this paper, a design and measurement method for FPGA embedded gigabit-transceiver is presented. Altera's Stratix GX device which is general purpose transceiver called GXB was used for implementing PCI Express transceiver. PCI Express is the generation high performance serial I/O bus used to interconnect peripheral devices. After GXB was set follow by PCI Express specifications, the design has been verified by timing simulation and implemented as hardware. We tested it as follow. First GXB internal digital and analog block test second GXB transmitter signal integrity test called Eye mask test, third GXB high-speed serial I/O buffer and on-chip termination test and the last GXB protocol test. This paper shows all the design and measurement procedure about FPGA embedded gigabit-transceiver.

• Journal of Broadcast Engineering
• /
• v.22 no.4
• /
• pp.484-495
• /
• 2017

The development of display devices and the increase of network transmission bandwidth bring demands for over 2K high resolution video such as panorama video, 4K ultra-high definition commercial broadcasting, and ultra-wide viewing video. To compress these image sequences with significant amount of data, High Efficiency Video Coding (HEVC) standard with the highest coding efficiency is a promising solution. HEVC, the latest video coding standard, provides high encoding efficiency using various advanced encoding tools, but it also requires significant amounts of computation complexity compared to previous coding standards. In particular, the complexity of HEVC decoding process is a imposing challenges on real-time playback of ultra-high resolution video. To accelerate the HEVC decoding process for ultra high resolution video, this paper introduces a data-level parallel video decoding method using slice and/or tile supported by HEVC. Moreover, deblocking filter process is further parallelized. The proposed method distributes independent decoding operations of each tile and/or each slice to multiple threads as well as deblocking filter operations. The experimental results show that the proposed method facilitates executions up to 2.0 times faster than the HEVC reference software for 4K videos.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.34 no.9B
• /
• pp.883-891
• /
• 2009

This paper proposes Ethernet linear protection switching technology in order to provide the SONET/SDH-like resiliency over Metro Ethernet Networks. The proposed design is made of an architecture with a control processor board and several data processing boards, where the control processor board is independent of data processing board, providing a flexible solution for carrier Ethernet system. However, it leads an increasing message delay between inter-processors. In this paper, we implement and confirm a restoration of failed transport connections withing 50 millisecond in spite of increasing message delay between the control processing board and data processing board providing carrier-class network survivability.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2006.11a
• /
• pp.333-336
• /
• 2006

플래시 메모리는 휴대폰과 PDA 와 같은 이동 기기에서 저장 장치로 널리 사용되고 있다. 또한 기가바이트(GB) 단위의 대용량화로 인해 노트북과 개인용 컴퓨터에서 보조기억장치로 사용되고 있다. 요즘에는 대용량의 데이터를 효율적으로 다루기 위한 B+트리와 같은 자료구조를 플래시 메모리상에서 저비용의로 구현하려는 연구들이 이루어지고 있다. 지금까지의 연구에서는 플래시 메모리에서 B+트리를 구축할 때 노드 크기를 플래시 메모리의 섹터(sector) 크기로 사용해왔다. 본 논문에서는 노드 크기가 플래시 메모리의 섹터 크기보다 더 커졌을 경우, 플래시 메모리에서 구현되는 B+트리의 구축성능과 검색성능 그리고 저장 공간 사용량을 비교 분석한다. 키 삽입 시 정렬 알고리즘과 비정렬 알고리즘을 각각 사용해 구축비용을 측정하였으며 효율적인 노드 검색을 위해 인덱스 노드 헤드 구조를 사용한다. 그리고 이러한 실험결과는 B+트리 노드 크기를 섹터 크기보다 블록 크기로 할당할 때 B+트리 성능의 우수성을 보인다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.36 no.6
• /
• pp.681-689
• /
• 2012

In this study, we performed a simulation of the dynamic response of a multibody system to calculate the tension acting on wire ropes connecting floating cranes and a heavy cargo such as a Giga Block weighing over 5000 tons when the cargo is salvaged using parallel connected floating cranes. In this simulation, we supposed that the motion of the floating cranes, barge ship, and heavy cargo has 6 degrees of freedom and that the interaction is determined by constraints among them. In addition, we considered independent hydrostatic and hydrodynamic forces as external forces acting on the floating cranes and barge ship. The simulation result can be a basis for verifying the safety of construction methods in which heavy cargo is salvaged by parallel connected floating cranes, and it can also be used to guide the development of such construction methods.