• Journal of the Microelectronics and Packaging Society
• /
• v.12 no.1 s.34
• /
• pp.59-63
• /
• 2005

A simulation method combined with the simulation program with integrated circuit emphasis (SPICE) and the technology computer-aided design (TCAD) has been proposed to estimate the electrical characteristics of the metal-ferroelectric-semiconductor field effect transistor (MFS/MFISFET). The complex behavior of the ferroelectric property was analyzed and surface potential of the channel region in the MFS gate structure was calculated with the numerical TCAD method. Since the calculated surface potential is equivalent with the surface potential obtained with the SPICE model of the conventional MOSFET, we can obtain the current-voltage characteristics of MFS/MFISFET corresponding to the applied gate bias. Therefore, the proposed method will be very useful for the design of the integrated circuits with MFS/MFISFET memory cell devices.

• 전기의세계
• /
• v.59 no.2
• /
• pp.24-28
• /
• 2010

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.34 no.11
• /
• pp.84-91
• /
• 2006

Recently, all the electrical parts for satellite application are required more strong against cosmic rays, because spacecraft's life time and function are depending on the their conditions. Also, a TID effect test was undertaken with units and/or subsystems which are already assembled on the PCB in past time. However, it is very hard to know and analyze that some abnormal states are appeared after launch. Moreover, it is necessary to perform a test of TID effects based on the parts level for preparing preliminary data in cosmic rays. Therefore, this paper presents a test-bed to perform a TID effect test of Metal-Oxide Semiconductor Field Effect Transistor (MOSFET) which is a fundamental element for electronics.

• Electrical & Electronic Materials
• /
• v.25 no.1
• /
• pp.5-11
• /
• 2012

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.3 no.1
• /
• pp.18-25
• /
• 1978

The 1/f noise spectrum of short-circuited output drain current due to the Shockley-Read-Hal] recombination centers with a single lifetime in homogeneous nondegenerate MOS-field effcte transtors with n-type channel is calculated under the assumptions that the quasi-Fermi level for the carriers in each energy band can not be defined if we include the fluctuation for time varying quantities. and so 1/f noise is a majority carrier effect. Under these assumptions the derived 1/f noise in this paper show some essential features of the 1/f noise in MOS-field effect transistors. That is, it has no lowfrequency plateau and is proportionnal to the channel cross area A and to the driain bias voltage Vd and inversely proportional to the channel length L3 in MOS field effect transistors. This model can explain the discrepancy between the transition frequency of the noise spectrum from 1/f- response to 1/f2 and the frequency corresponding to the relaxation time related to the surface centers in p-n junction diodes. In this paper the results show that the functional form of noise spectrum is greatly influenced by the functional forms of the electron capture probability cn (E) and the relaxation time r (E) for scattering and the case of lattice scattering show to be responsible for the 4 noise in MOS fold effect transistors. So we canconclude that the source of 1/f noise is due to lattice scattering.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.271.2-271.2
• /
• 2013

열화학 기상 증착법은 반도체 산업에서 대면적으로 소자를 양산할 수 있는 방법 중의 하나로서, 그래핀, 이황화 몰리브덴과 같은 이차원 물질의 합성법으로 널리 이용되고 있다. 이런 이차원 물질은 층수에 따라 그 물성이 변화하므로, 층수 조절이 가능한 합성법의 필요성이 대두되고 있다. 열화학 기상 증착법으로 이차원 물질을 합성할 경우, 주요 변수로 성장 온도와 촉매 금속이 있으며 이를 적절히 조절함으로서 합성되는 그래핀의 결정성과 층수의 조절이 가능하다[1-3]. 또한, 이차원 반도체 물질로 전계효과 트랜지스터를 제작하는 경우, 얇은 두께로 인하여 표면의 환경에 민감하게 되므로 게이트 절연체가 중요한 문제로 대두되고 있으며, 이런 현상을 해결하고자 질화붕소(BN)과 같은 이차원 절연물질에 관심이 집중되고 있다. 본 연구에서는 이차원 절연체인 질화붕소의 표면 위에 그래핀을 합성하고자 하였다. 반데발스 성장법(van der Waals epitaxy growth method)으로 1. "BN/ SiO2" 2. "BN/ Ni" 3. "BN/ Cu"의 세 가지 기판을 이용하여 그래핀을 합성하였다. 합성된 그래핀의 결정성 및 층수를 확인하기 위해 라만 스펙트럼과 투과전사 현미경을 통하여 분석하였다. 또한, 이 방법으로 "그래핀/ 질화붕소/ 그래핀"과 같은 구조의 소자를 제작하여 전계효과 트랜지스터 특성을 살펴보았다.

• Journal of IKEEE
• /
• v.21 no.1
• /
• pp.96-99
• /
• 2017

In this study the influence of the random dopant fluctuation (RDF) depending on the halo and LDD implantations for the metal-oxide-semiconductor field effect transistor is investigated through the 3D atomistic device simulation. For accuracy in calculation, the kinetic monte carlo method that models individual impurity atoms and defects in the device was applied to the atomistic simulation. It is found that halo implantation has the greater influence on RDF effects than LDD implantation; three-standard deviation of $V_{TH}$ and $I_{ON}$ induced by halo implantation is about 6.45 times and 2.46 times those of LDD implantation. The distributions of $V_{TH}$ and $I_{ON}$ are also displayed in the histograms with normal distribution curves.

• Journal of IKEEE
• /
• v.27 no.4
• /
• pp.386-390
• /
• 2023

In this study, we examined the quasi-nonvolatile memory characteristics of silicon nanosheet (SiNS) feedback field-effect transistors (FBFETs) fabricated using a complementary metal-oxide-semiconductor process. The SiNS channel layers fabricated by photoresist overexposure method had a width of approximately 180 nm and a height of 70 nm. The SiNS FBFETs operated in a positive feedback loop mechanism and exhibited an extremely low subthreshold swing of 1.1 mV/dec and a high ON/OFF current ratio of 2.4×10⁷. Moreover, SiNS FBFETs represented long retention time of 50 seconds, indicating the quasi-nonvolatile memory characteristics.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.492-492
• /
• 2011

단일벽 탄소나노튜브(Single-Walled Carbon Nanotubes, SWCNTs)는 매우 우수한 전기적, 광전자적 특성을 가지고 있어 차세대 나노 전자소자 물질로 각광받고 있다. 특히, 이들의 전기적 특성은 직경과 카이랄리티(chirality)에 따라 금속성(metallic)과 반도체성(semiconducting)으로 구분된다. 각 특성에 따라 금속성은 투명전극, 반도체성은 전계효과 트랜지스터(CNT-FET)로 활용가능성이 높다. 하지만, 일반적으로 단일벽 탄소나노튜브는 이 두 가지의 특성이 혼재되어 합성되기 때문에, 그들의 선택적 분리는 나노튜브 기반 전자소자 응용을 위해 매우 중요한 과정 중 하나이다. 최근에는 반응 가스를 이용한 선택적 제거, 밀도차를 이용한 원심분리법(density gradient ultracentrifugation) 등 다양한 방법들이 보고된 바 있다. 본 연구는 대기 중에서 마이크로웨이브 조사하여 금속성 나노튜브만을 선택적으로 제거하였다. 마이크로웨이브 조사는 CVD 방법과 전기 방전법으로 성장된 단일벽 탄소나노튜브에 800W로 조사 시간을 변화하며 수행하였다. 실험 결과, 조사 시간이 증가할수록 두 종류의 나노튜브에서 반도체성 나노튜브는 남아있는 반면 금속성 나노튜브는 점차 제거되었다. 이러한 원인은 각 전기적 특성에 따른 유전상수 차이에 의하여 기인한 것이다. 전기적 특성과 결정성은 라만 분광법(Raman spectroscopy)을 통하여 분석하였으며, 직경 및 분산정도는 주사전자현미경(scanning electron microscope), 투과전자현미경(tunneling electron microscope)으로 관찰하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.242.1-242.1
• /
• 2011

산화물 반도체는 높은 이동도와 낮은 공정 온도, 넓은 밴드갭으로 인한 투명성등 많은 장정을 가지고 있어 최근 많이 연구되고 있다. 그 중에서도 InGaZnO (IGZO)는 In, Ga 함유량으로 박막의 전기적 특성을 쉽게 조절할 수 있고 상온에서 비정질 상태로 증착되어 균일성에 장점이 있다. IGZO 박막을 TFT에 적용 시 MOSFET과는 다르게 축적 상태에서 채널이 형성되기 때문에 산화물 반도체 내에 캐리어 농도는 TFT 특성에 많은 영향을 미친다. 또한, 실리콘 기반의 트랜지스터는 이온 주입 및 확산 공정을 통해서 선택적으로 $10^{20}/cm^3$ 이상의 고농도 도핑을 실시하여 좋은 트랜지스터 특성을 확보할 수 있으나 IGZO 박막에는 이러한 접근이 불가능하다. 따라서 IGZO 박막의 캐리어 농도를 조절할 수 있으면 소스/드레인과 반도체의 접촉 저항 감소 및 전계 효과 이동도등 많은 특성을 개선할 수 있다. 본 연구에서는 UV light를 이용하여 IGZO 박막의 캐리어 농도를 조절하였다. IGZO 박막은 UV light 조사로 인해 Mo와 IGZO박막의 접촉저항이 $3{\times}10^3\;{\Omega}^*cm$에서 $1{\times}10^2\;{\Omega}^*cm$로 감소하였다. 이는 UV 조사로 표면에 금속-OH 결합이 생성되어 IGZO 박막의 캐리어 농도가 ${\sim}5{\times}10^{15}/cm^3$에서 ${\sim}3{\times}10^{17}/cm^3$까지 증가하기 때문이다. 또한 표면에 생성된 OH기는 강한 친수성 성질을 보여주고 표면의 높은 에너지 상태는 Self-Assembly Monolayer (SAM) 공정 적용이 가능 하다. 본 실험에서는 SAM 공정을 적용하여 IGZO-based TFT 제작에 성공하였고, 이 TFT는 UV 조사 시간에 따라 전계 효과 이동도가 0.03 $cm^2/Vs$에서 2.1 $cm^2/Vs$으로 100배 정도 증가하였다.