• 한국지진공학회논문집
• /
• 제13권1호
• /
• pp.35-43
• /
• 2009

강한 지진에 대한 필로티형 고층 철근콘크리트 건물의 거동을 묘사하기 위한 해석기법의 개발과 성능평가를 위해, 상부벽식 하부 골조형식인 필로티형 건물에 대한 1/12축소 진동대 실험결과와 OpenSees를 이용하여 실험모델에 대한 비선형 시간이력해석을 수행한 결과를 비교하였다. 하부골조 형식은 모두 골조로 이루어진 형태(BF)와 전단벽이 한쪽 외부골조에 치우쳐 비틀림이 발생하는 형태(ESW)의 실험체에 대해 해석연구를 수행하였다. 철근과 콘크리트의 응력-변형률관계를 정의한 후 이를 단면에 이식시킨 섬유모델을 통해 비선형거동을 나타내도록 하였으며, 벽체는 MVLEM모델을 이용하였다. 해석결과 본 논문에서 제시한 비선형 모델은 필로티층의 거동(예를 들면 필로티층의 항복강도와 강성 상부구조물의 흔들림, 거동, 그리고 축력의 변화에 따른 축강성과 전단강성의 변화)을 비교적 정확하게 묘사하였다. 그러나 MVLEM으로 벽체의 비선형거동을 구성한 결과 거시거동은 실제 모델을 잘 따랐으나, 비틀림이 주된 진동주기일 때 발생하는 벽체 횡강성의 급격한 증가와 Warping현상으로 인해 코너기둥에 발생하는 과도한 인장력은 제대로 반영하지 못하였다. 비선형 해석으로 설계부재력을 구할 경우 실제보다 약 $20{\sim}30%$ 작게 나타났는데, 이는 실험과 해석방법의 차이때문에 발생한 것으로 보이며, 비선형 거동이 과도하게 발생한 수준의 지진에 대해서는 필로티형 건물의 거동특성을 충실히 나타내었다.

• 전자공학회논문지SC
• /
• 제42권6호
• /
• pp.67-76
• /
• 2005

본 논문에서는 근전의수용 소형 근전위 센서를 제안한다. 근전의수용 근전위 센서를 의수 소켓에 내장시키기 위해서는 소형이어야 한다. 제안된 근전위 센서는 피부와 접촉하는 전극과 신호처리를 위한 회로부가 일체화된 형태로 소형화 하였다. 기준 전극은 두 입력전극의 가운데에 나란히 배치되고, 입력전극은 막대형, 기준전극은 막대형과 원형의 두 가지 형상으로 설계하였다. 두 입력전극 사이의 간격은 근섬유의 근전위 신호의 전도속도와 중심주파수를 고려하여 18mm, 20mm, 22mm 의 세 개의 서로 다른 간격을 가진 전극을 제작하였다. 사용된 전극의 재료는 땀이나 습기에 강한 SUS440 금속을 사용하였다. 신호처리 회로부는 대역통과 필터를 갖는 차동 증폭기, 전원노이즈를 제거하기 위한 대역저지 필터, 교류결합증폭기, 절대평균값 회로로 구성되어 있다. 실험에서는 정상인의 전완에서 근전위 신호를 취득하여 주파수 분석하고, 입력전극 사이의 간격과 기준전극의 형상에 따른 출력특성 평가하였다. 본 논문에서는 실험의 결과로부터 두 입력전극간의 거리가 18mm 이면서, 입력전극의 형상과 기준전극의 형상이 모두 막대형인 표면 근전위 센서가 근전의수에 최적임을 보인다.

• 전자공학회논문지CI
• /
• 제41권3호
• /
• pp.1-10
• /
• 2004

현재 이동물체 데이터베이스에 관한 연구가 활발히 진행되고 있다. 그러나 기존 연구의 대부분은 갱신 전략의 효율성 증대에 초점이 맞추어져 있고, 이동물체 데이터베이스 시스템의 사용자 요구사항 검증에 대한 연구 논문은 전무하다. 아무리 효율성이 좋은 갱신 전략이 적용되었더라도, 시스템 설계자는 시스템이 사용자 요구사항을 만족하는지에 대해 개발초기에 반드시 검증을 해 보아야 한다. 예를 들어, 이동물체가 n개이면, n개에 대한 데이터베이스 정보 갱신 작업과 새로운 정보를 사용자에게 제공하여주는 작업을 정해진 시간 내에 완료할 수 있는지 개발 초기에 검증해야 하는 것이다. 본 논문은 이동물체 데이터베이스의 요구사항 분석을 위하여, Design/CPN이라는 시뮬레이션 도구를 이용하여 페트리 넷 모형을 구축하고, 시뮬레이션을 통하여 사용자 요구사항을 검증하는 방법을 소개한다. 본 논문은 이동물체 데이터베이스의 사용자 요구 분석을 위한 최초의 시뮬레이션 모델을 제공하는데 의의가 있다. 이 시뮬레이션 모델은 본 저자가 이미 발표한 퍼지시간 페트리 넷 모형에 대해 거리기반 갱신전략과 분산 데이터베이스 모형을 첨가 확장한 것이며, n 개의 이동물체를 고려한 분석 결과를 소개한다. 또한, 본 모형은 Design/CPN이라는 시뮬레이션 도구로 구축되었기 때문에 시스템에 대한 자동분석이 가능하다. 본 모형의 응용 범위는 사용자 요구사항 분석에 국한된 것이 아니라, 갱신 비용과 정보의 정확도 간, 혹은 갱신에 소요되는 시간과 자원간의 상관관계를 분석하는 데에도 유용하게 쓰인다.

• 전자공학회논문지CI
• /
• 제41권3호
• /
• pp.27-36
• /
• 2004

일반적으로 영상에서 얼굴 영상을 검출하고 인식하는 알고리즘은 패턴 인식 연구에 있어서 인간과 컴퓨터의 상호작용의 연구라는 면에서 아주 중요한 문제로 연구되어 왔다. 본 논문에서는 고유얼굴과 퍼지 신경망을 이용한 얼굴인식 기법을 제안한다. PCA(Principal Component Analysis) 방식은 우수한 인식 결과를 보장하는 얼굴인식 기법중의 하나이며, 얼굴 영상을 이용하여 공분산 행렬을 계산하고, 공분산 행렬을 통해 생성된 저차원의 벡터, 즉 고유얼굴(Eigenface)을 이용하여 가중치를 계산하고, 이 가중치를 기준으로 인식을 수행하는 기법이다. 이를 기반으로 하여, 본 논문에서는 전처리 과정, 고유얼굴 과정, 퍼지 소속도 함수 설계 과정, 신경망 학습 과정, 인식과정으로 구성된 5단계의 얼굴 인식 알고리즘을 제안한다. 먼저 각 얼굴 영상들은 전처리과정을 거치며 이 영상들을 이용하여 고유얼굴을 추출한다. 추출된 고유얼굴을 이용한 가숭치 135개에 대하여 비대칭 가우시안 함수를 응용한 퍼지 소속도 함수를 이용하여 퍼지 소속도가 부여되며 이 소속도들이 신경망의 입력으로 사용되어 학습과정을 거친다. 학습과정을 거친 후, 신경망의 출력은 현재의 얼굴 이미지가 데이터베이스의 얼굴 이미지와 유사한 정도를 나타내게 되어 인식을 수행한다. 제안하는 알고리즘으로 가중치의 개수와 퍼지 레벨의 개수에 대하여 기존의 얼굴 데이터 베이스를 이용하여 실험하였으며, 실험 결과 특정 조건하에서 약 95% 이상의 인식 성능을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.95-104
• /
• 2004

본 논문에서는 0.13㎛ 이하의 deep sub-micron 공정처럼 누설 전류가 심한 공정을 이용하여 멀티미디어 SoC를 설계할 때, 가장 전력 소모가 높은 움직임 추정 기법의 전력 소모를 줄이기 위한 저전력 움직임 추정기의 아키텍쳐를 제안하였다. 제안하는 아키텍쳐는 기존의 동적 전력 소모만을 고려한 구조와는 달리 정적 전력 소모까지 고려하여 누설 전류가 심한 공정에 적합한 구조로, 효율적인 전력 관리가 필수적인 동영상 전화기 등의 각종 휴대용 정보기기 단말기에 적합한 형태이다. 제안하는 아키텍쳐는 하드웨어 구현이 용이한 전역 탐색 기법 (full search)을 기본으로 하며 동적 전력 소모를 줄이기 위하여 조기 은퇴(early break-off) 기법을 도입하였다. 또한 정적 전력 소모를 줄이기 위하여 전원선 잡음을 고려한 메가블록 전원 차단 기법을 사용하였다. 제안된 아키텍쳐를 멀티미디어 SoC에 적용하였을 때의 효용성을 검증하기 위해 시스템 수준의 제어 흐름과 저전력 제어 기법을 개발하였으며, 이를 바탕으로 시스템 수준에서의 소모 전력을 계산하였다. 모의실험 결과 0.13㎛ 공정에서 전력 소모가 50% 정도로 감소함을 확인할 수 있었다. 선폭의 감소와 칩 내부 발열량의 증가로 인한 누설 전류의 증가를 고려할 때, 기존의 동적 전력 소모만을 고려한 구조는 전력 감소 효율이 점점 나빠짐에 반하여 제안하는 움직임 추정기 아키텍쳐는 안정적인 전력 감소 효율을 보여주었다.

• 대한전자공학회논문지SD
• /
• 제43권5호
• /
• pp.54-63
• /
• 2006

본 논문에서는 4세대 이동 통신 시스템에서 요구되는 사양을 위해, 해상도, 동작속도, 칩 면적 및 소모 전력을 최적화한 14b 100MS/s 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 동작 모델 시뮬레이션을 통해 최적화된 구조를 분석 및 검증하여 3단 파이프라인 구조로 설계하였으며, Nyquist 입력에서도 14 비트 수준의 유효비트 수를 가지는 광대역 저잡음 SHA 회로를 기반으로 하고, MDAC에 사용되는 커패시터의 소자 부정합에 의한 영향을 최소화하기 위하여 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 또한, 100MS/s의 동작 속도에서 6 비트의 해상도와 소면적을 필요로 하는 최종단의 flash ADC는 오픈 루프 오프셋 샘플링 및 인터폴레이션 기법을 사용하였다. 제안하는 시제품 ADC는 SMIC 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 14비트 해상도에서 각각 1.03LSB, 5.47LSB 수준을 보이며, 100MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 59dB, 72dB의 동적 성능을 보여준다. 시제품 ADC의 칩 면적은 $3.4mm^2$이며 소모 전력은 1.8V 전원전압에서 145mW이다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.47-52
• /
• 2006

본 논문에서는 130nm 이하의 초미세 공정을 위한 저전력 32비트$\times$32비트 곱셈기를 제안한다. 공정이 미세화 되어감에 따라 누설 전류에 의한 정적 전력이 급격하게 증가하여 동적 전력에 비해 무시하지 못할 수준에까지 이르게 된다. 최근 들어 동적 전력과 정적 전력을 동시에 줄일 수 있는 방법으로 MTCMOS에 기반하는 전원 차단 방법이 널리 쓰이고 있지만, 대규모 블록의 전원이 복귀될 때 심각한 전원 잡음이 발생하는 단점이 있다. 따라서 제안하는 곱셈기는 파이프라인 스테이지를 따라 순차적으로 전원을 차단하고 복귀함으로 전원 잡음을 완화시킨다. $0.35{\mu}m$ 공정에서 칩 제작 후 측정하고 130nm 및 90m 공정에서 게이트-트랜지션 수준 모의실험을 실시한 결과 유휴 상태에서의 전력 소모는 $0.35{\mu}m$, 130nm 및 90nm 공정에서 각각 $66{\mu}W,\;13{\mu}W,\;6{\mu}W$이었으며 동작 시 전력 소모의 $0.04\sim0.08%$에 불과하였다. 기존의 클록 게이팅 기법은 공정이 미세화되어감에 따라 전력 감소 효율이 떨어지지만 제안하는 곱셈기에서는 이러한 문제점이 발생하지 않았다.

• 전자공학회논문지S
• /
• 제35S권10호
• /
• pp.144-155
• /
• 1998

임의의 잡음 환경에서 신호 대 잡음비 (SNR; signal-to-noise ratio) 를 최대화하는 어레이 안테나 소자의 최적 가중치들은 안테나의 설계 구조와 안테나로 유입되는 표적 및 간섭 신호의 방향에 의해 결정된다. 신호 대 잡음비를 최대화시키는 방법을 이용한 기존의 부엽제거기법들은 고-전력 간섭 신호시 주 안테나의 부엽으로 수신된 간섭 신호가 매우 커서 주 안테나 수신 시스템을 포화시키므로 수신 신호 성분이 손실된다. 본 논문에서는 강한 간섭 신호에 의해 주 안테나 수신 시스템이 포화되는 것을 막기 위해 수신기 전단에서 강한 간섭 신호를 일차적으로 제거하는 적응 영 조정 기법(adaptive nulling)을 주 안테나에 적용한다. 또한, 제거할 간섭 신호를 충분히 획득하기 위해 간섭 신호 방향 적응 어레이 기법(adaptive array)을 보조 안테나에 적용한다. 제안한 부엽제거기법은 이 주/보조 안테나의 출력을 부엽제거기(SLC; sidelobe canceller)의 입력으로 사용한다. 적응 영 조정기와 적응 어레이의 결합으로 구성된 제안한 부엽제거기는 강한 간섭 신호에 의해 주 안테나 수신 시스템이 포화되는 것을 막음으로서 주어진 모의 실험 신호에 대해 기존의 부엽제거기들보다 부엽에서 평균 7 dB, 주빔 근처에서 약 20 dB 이상의 신호 대 잡음비를 개선하였다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.53-61
• /
• 2006

고속 Flash, Pipelining type의 CMOS A/D 변환기에서 Sampling frequency가 고주파로 올라감에 따라 Clock Feed-through 현상, Kick-back 현상 등의 영향으로 DC Reference voltage 흔들림 현상이 심화되고 있다. 뿐만 아니라 측정 시 외부 Noise가 Reference voltage에 적지 않은 영향을 미친다는 것을 감안 할 때 High speed A/D converter에서 Reference fluctuation 감쇄회로는 반드시 필요하다. 기존의 방식은 단순히 커패시터를 이용했으나 면적이 크고 효과가 좋지 않다는 단점이 있다. 본 논문에서는 Transmission Gate를 이용한 reference fluctuation 감쇄 회로를 제안하고 흔들림 현상이 크게 개선되었음을 정량적 분석 및 측정을 통하여 증명하였다. 제안하는 회로의 측정을 위해 6bit의 해상도를 갖는 2GSPS CMOS A/D 변환기를 설계 및 제작하였다. 제작된 A/D 변환기를 이용하여 Reference 전압이 40mV의 흔들림이 있음에도 원하는 범위 내에서 동작함을 측정하였다. 본 연구에서는 1.8V $0.18{\mu}m$ 1-poly 5-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮았다. 실제 제작된 칩의 SNDR은 약 36.25dB로 측정되었고, INL과 DNL은 각각 ${\pm}0.5$ LSB 이하로 나타났다. 유효칩 면적은 $997um\times1040um$ 이었다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.79-85
• /
• 2016

최근 그린 무선통신 서비스가 주목 받으면서 가시광통신에 대한 연구가 활발하게 이루어지고 있다. 현재 가시광통신은 주로 송신에 LED를 이용하고, 수신에 PD(Photo Diode)를 사용하여 통신을 한다. 그러나 이러한 시스템 방식은 응용에 한계가 있다. 본 논문에서 제안 개발된 시스템의 주요한 특징과 기여도는 다음과 같다. 첫째, LED만을 이용하여 송수신을 하는 LED-to-LED 가시광통신 시스템이며, 아날로그 스위치로 송수신회로를 교체하는 방식을 사용한다. 둘째, 단방향 통신과 양방향 통신을 함께 지원한다. 단 방향 통신은 멀티 홉을 지원한다. 성능평가 환경은 보통의 형광등이 비추는 곳에서 실험을 하였다. 단 방향 통신은 거리와 보드레이트를 변화 시키며 전송 성공여부를 측정 하였고, 양방향 통신은 거리에 따라 양방향 통신 성공여부를 확인 하였다. 본 논문에서 제안 설계한 LED-to-LED 가시광통신 시스템을 이용하여 더 많은 분야에 응용 할 수 있을 것으로 기대 된다.