• 제목/요약/키워드: 공정잡음

검색결과 407건 처리시간 0.03초

Ka-대역 GaN 저잡음 증폭기의 강건성 평가 (Robustness Evaluation of GaN Low-Noise Amplifier in Ka-band)

  • 이동주;안세환;주지한;권준범;김영훈;이상훈;서미희;김소수
    • 한국인터넷방송통신학회논문지
    • /
    • 제22권6호
    • /
    • pp.149-154
    • /
    • 2022
  • GaN 소자는 고출력 및 고선형성 특성을 가지므로 레이더 수신기에서 저잡음 증폭기로 활용되어 리미터 없이 구현될 수 있으며, 이로 인해 잡음지수를 개선하고 면적을 줄일 수 있다. 본 논문에서는 Ka-대역 레이더용 수신기에 적용하기 위한 GaN 저잡음 증폭기를 기술하였다. 설계된 저잡음 증폭기는 150-nm GaN HEMT 공정으로 제작되었으며, 목표주파수 내에서 패키징 손실을 포함하여 >23 dB 이득, <6.5 dB의 잡음지수 특성을 보였다. 고입력 부하시험시 이득 및 잡음 저하가 있었으나, 반복시험시 추가적인 성능저하는 나타나지 않았다. 부하시험 후 잡음지수 및 S-파라미터 측정을 통해 GaN 저잡음 증폭기에서 ~40 dBm 펄스 입력 전력을 견딜 수 있음을 확인하였다.

CMOS 0.18um 공정을 이용한 2.45GHz 대역 RFID 리더용 전압 제어 발진기 설계 연구 (A study of Voltage Controlled Oscillator Design for 2.45GHz RFID Reader Using CMOS 0.18um Process)

  • 정효빈;고재형;장세욱;김형석
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.1399-1400
    • /
    • 2008
  • 본 논문에서는 TSMC 0.18um 공정을 이용하여 2.45GHz 대역에서 동작하는 RFID 리더에 적용 할 수 있는 전압제어 발진기를 설계하였다. 위상 잡음 특성 향상을 위해 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계 하였고 MOS 배렉터를 이용하여 주파수를 가변 하였다. 또한 공정에서 사용되는 인덕터에 차폐 도체면(PGS:Patterned Ground Shield) 구조를 삽입했을 때 인덕터의 품질계수가 약 5.82% 향상되었고. 이에 따른 위상 잡음은 1MHz offset 주파수에서 PGS를 삽입하지 않는 구조에서는 -102.666dBc/Hz 이며, PGS 구조를 삽입한 구조는 -104.328dBc/Hz로 약1.662dBc 정도의 성능이 향상 되었다. 전압제어 발진기 Core 사이즈는 900um ${\times}$ 590um이고 주파수 가변 범위는 배렉터 전압 1.2${\sim}$2.1V에서 249MHz로 11.4% 특성을 보였다. 1.8V공급전압에서 5.76mW의 전력소모를 보였다.

  • PDF

기준 클럭 발생을 위한 저 젼력, 저 잡음 DLL기반 주파수 체배기 (A Low-power, Low-noise DLL-based Frequency Multiplier for Reference Clock Generator)

  • 김형필;황인철
    • 한국산업정보학회논문지
    • /
    • 제18권5호
    • /
    • pp.9-14
    • /
    • 2013
  • 본 논문은 DLL 기술을 사용하여서 낮은 위상잡음을 갖는 주파수 체배기를 설계 하였다. VCDL은 공통모드 잡음을 줄이기 위해서 차동구조를 이용하여 설계 되었다. 이번 설계는 65nm, 1.2V TSMC CMOS 공정을 이용 하였고, 동작 주파수 범위는 10MHz에서 24MHz로 측정되었다. TCXO를 기준 주파수로 사용하여 위상잡음을 측정하였을 때 38.4MHz의 출력에서 1MHz offset 기준으로 -125dBc/Hz가 측정되었다. 총 면적은 $0.032mm^2$을 사용하였고, 출력 버퍼를 포함하여 총 1.8mA의 전류를 칩에서 소비하였다.

24-GHz/77-GHz 이중 대역 CMOS 저 잡음 증폭기 설계 (Design of 24-GHz/77-GHz Dual Band CMOS Low Noise Amplifier)

  • 성명우;김신곤;;최근호;;;최승우;류지열;노석호
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 춘계학술대회
    • /
    • pp.824-825
    • /
    • 2015
  • 본 논문은 차량 레이더용 24-GHz/77-GHz 이중 대역 CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전압 전원 공급에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계하였다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 가능한한 많은 부분에 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 높은 전압 이득, 낮은 잡음지수 및 작은 칩 크기 특성을 보였다.

  • PDF

BJT 베이스 분산저항의 1/f 잡음특성에 관한 연구 (A Study on 1/f Noise Characteristics of the Base Spreading Resistance for BJT)

  • 구회우;이기영
    • 전기전자학회논문지
    • /
    • 제3권2호
    • /
    • pp.236-242
    • /
    • 1999
  • BiCMOS 공정으로 제조된 바이폴라 트랜지스터의 베이스 분산저항 ${\gamma}_{bb}$에서 발생되는 1/f 잡음을 실험 적으로 분석하였다. 공통컬렉터 잡음등가회로의 해석으로부터 $g_m^{-1}-{\gamma}_{bb}-R_B$값이 매우 작을 때는 출력측에서의 1/f 잡음은 순수하게 ${\gamma}_{bb}$에서 발생되는 잡음임을 실험을 통해서 확인할 수 있었다. $S^{1/f}_{Irbb}=K_fI_b{^{A_1}}/f$에서 $A_f=2,\;K_f{\simeq}5{\times}10^{-9}$를 얻었다. 그리고 Hooge상수 ${\alpha}$ 값은 ${\sim}10^{-3}$ 범위로 추출되었다.

  • PDF

저잡음 증폭기를 위한 새로운 구조의 검사용 설계회로 (A New Design-for-Testability Circuit for Low Noise Amplifiers)

  • 류지열;노석호
    • 대한전자공학회논문지TC
    • /
    • 제43권3호
    • /
    • pp.68-77
    • /
    • 2006
  • 본 논문에서는 4.5-5.5GHz 저잡음 증폭기 (low noise amplifiers, LNAs)를 위한 새로운 구조의 검사용 설계(Design-for-Testability, DfT) 회로를 제안한다. 이러한 검사용 설계회로는 고가의 장비를 사용하지 알고도 저잡음 증폭기의 전압 이득, 잡음 지수, 입력 임피던스, 입력 반사 손실 및 출력 신호대 잡음 전력비를 측정한다. 검사용 설계회로는 $0.18{\mu}m$ SiGe 공정을 이용하여 설계되었으며, 입력 임피던스 정합과 직류 출력 전압 측정을 이용한다. 이러한 회로를 이용한 회로 검사 기술은 검사 방법이 간단하고 검사하는데 드는 비용이 저렴하다.

고 이득 24-GHz CMOS 저 잡음 증폭기 (High Gain 24-GHz CMOS Low Noise Amplifier)

  • 성명우;;최근호;김신곤;;;길근필;류지열;노석호;윤민
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 춘계학술대회
    • /
    • pp.702-703
    • /
    • 2016
  • 본 논문은 차량 단거리 레이더용 고 이득 24-GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전압 전원 공급에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계하였다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 제안한 회로는 최근 발표된 연구결과에 비해 높은 전압이득 및 낮은 잡음지수 특성을 보였다.

  • PDF

개방 루프 다중 분할 링 공진기를 이용한 0.13 um 전압 제어 발진기 설계 (The Open Loop Multiple Split Ring Resonator Based Voltage Controlled Oscillator in 0.13 um CMOS)

  • 김형준;최재원;서철헌
    • 한국전자파학회논문지
    • /
    • 제21권2호
    • /
    • pp.202-207
    • /
    • 2010
  • 본 논문에서는 개방 루프 형태를 지닌 다중 분할 링 공진기를 이용하여 0.13 um CMOS 공정에서 전압 제어 발진기의 설계 및 제작을 통해 위상 잡음 특성을 개선하였다. CMOS LC 공진기를 이용한 기존의 전압 제어 발진기와 비교했을 때, 본 논문에서 제안한 CMOS 전압 제어 발진기의 보다 큰 결합 계수를 통하여 Q-factor의 향상을 얻을 수 있었고, 이로 인해 전압 제어 발진기의 위상 잡음의 특성을 개선할 수 있었다. 개방 루프 다중 분할 링 공진기를 이용하여 제안된 전압 제어 발진기의 위상 잡음은 1 MHz 오프셋에서 -99.67 dBc/Hz의 특성을 나타내었다. 기존의 CMOS LC 전압 제어 발진기에 비해 약 7 dB의 위상 잡음 개선 특성을 얻을 수 있었고, 발진 주파수는 24 GHz이며, 0.13 um CMOS 공정을 통해 $0.7\;mm{\times}0.9\;mm$의 크기를 가지고 있다.

0.18㎛ CMOS 공정을 이용한 MEMS 마이크로폰용 이중 채널 음성 빔포밍 ASIC 설계 (An ASIC implementation of a Dual Channel Acoustic Beamforming for MEMS microphone in 0.18㎛ CMOS technology)

  • 장영종;이재학;김동순;황태호
    • 한국전자통신학회논문지
    • /
    • 제13권5호
    • /
    • pp.949-958
    • /
    • 2018
  • 음성 인식 제어 시스템은 사용자의 음성을 인식하여 주변 장치를 제어하는 시스템이다. 최근 음성 인식 제어 시스템은 스마트기기 뿐만 아니라, IoT(: Internet of Things), 로봇, 차량에 이르기까지 다양한 환경에 적용되고 있다. 이러한 음성 인식 제어 시스템은 사용자의 음성 외에 주변 잡음에 의한 인식률 저하가 발생한다. 이에 본 논문은 사용자의 음성 외에 주변 잡음을 제거하기 위하여 MEMS(: Microelectromechanical Systems) 마이크로폰용 이중 채널 음성 빔포밍 하드웨어 구조를 제안하였으며, 제안한 하드웨어 구조를 TowerJazz $0.18{\mu}m$ CMOS(: Complementary Metal-Oxide Semiconductor) 공정을 이용하여 ASIC(: Application-Specific Integrated Circuit)을 설계하였다. 설계한 이중 채널 음성 빔포밍 ASIC은 $48mm^2$의 Die size를 가지며, 사용자의 음성에 대한 지향성 특성을 측정한 결과 4.233㏈의 특성을 보였다.

미래손실에 기초한 통합공정관리계획 (An Integrated Process Control Scheme Based on the Future Loss)

  • 박창순;이재헌
    • 응용통계연구
    • /
    • 제21권2호
    • /
    • pp.247-264
    • /
    • 2008
  • 통합공정관리의 기본절차는 잡음이 내재하는 공정에 대하여 수정조치를 취하고, 수정활동 중 공정에 이상원인이 발생하면 관리도를 통하여 발생을 탐지하고 교정활동을 통하여 이를 제거하게 된다. 그러나 공정의 교정활동은 많은 시간과 비용을 수반하는 비생산적 요인을 유발할 수 있기 때문에 무조건적 교정활동은 생산성을 저하시키는 반대 급부도 동시에 내포하고 있다. 이 논문에서는 공정모형으로 ARIMA(0,1,1) 모형을 가정하고 공정 평균과 분산에 이상원인이 발생하는 경우 이를 탐지하는 절차를 소개하고, 이상신호의 시점에서 공정 잔여시간 동안 발생할 수 있는 미래손실에 기초하여 교정 활동의 여부를 판단하는 통합공정관리 절차를 제안한다.