• 대한전자공학회논문지SP
• /
• 제45권3호
• /
• pp.103-110
• /
• 2008

이 논문에서는 8K/2K-Point FFT Radix-4 알고리즘을 CORDIC 연산을 이용하여 효율적으로 나비연산 구조를 설계할 수 있음을 보였다. 즉 CORDIC 연산을 사용하여 cosine 과 sine 값을 저장하지 않고 4개의 복소 곱셈연산을 효과적으로 수행할 수 있음을 보였다. 제안된 CORDIC 나비연산기 구조를 Verilog HDL 코딩으로 구현한 결과, 기존의 승산기를 사용한 나비연산기 구조와 비교하여 36.9%의 cell area 감소 효과를 보였다. 또한 전체 8K/2K-point Radix-4 FFT 구조의 Verilog-HDL 코딩을 기존의 승산기를 사용한 구조의 코딩과 비교한 결과, 11.6%의 cell area 감소효과를 볼 수 있었다. 따라서 제안된 FFT 구조는 DMB용 OFDM 모뎀과 같은 큰 크기의 FFT에 효율적으로 사용될 수 있는 구조임을 보였다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.352-358
• /
• 2004

본 논문은 움직임 벡터의 분포특성을 이용한 새로운 움직임 벡터 탐색 알고리즘과 정수 연산만을 필요로 하는 정수형 DCT(Discrete Cosine Transform)를 사용하여 H.263 환경에서 동영상 부호기의 성능향상에 대해 연구한다. 정수형 DCT는 Un(Walsh-Hadamard Transform)와 정수 lifting을 이용하여 정수의 덧셈 연산만으로 DCT연산을 수행하므로 부동소수점수의 곱셈을 포함하는 기존 DCT에 비하여 연산량은 줄이면서도 동일한 PSNR을 얻는다. 새로운 움직임 벡터 탐색 알고리즘은 기존의 움직임 벡터 탐색 알고리즘인 3SS(Step Search)나 4SS에 비하여 움직임 추정에 필요한 연산량을 감소시키면서 거의 비슷한 PSNR을 보인다. 또한 모의 실험에서 H.263 부호기 환경에서 정수형 DCT와 기존 DCT는 서로 호환됨을 보인다. 따라서 본 논문에서 제안한 부호화 방법은 H.263 부호화 과정에서 동영상 정보의 효율적인 실시간 처리를 가능하게 하며 다른 동영상 부호기에도 적용하여 부호화 성능을 향상시킬 수 있다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1609-1617
• /
• 2019

ECC (Elliptic Curve Cryptography)와 RSA를 기반으로 하는 다양한 공개키 암호 프로토콜 구현을 지원하는 하드웨어 가속기 설계에 관해 기술한다. NIST 표준으로 정의된 소수체 상의 5가지 타원곡선과 3가지 키길이의 RSA를 지원하며 또한, 4가지 타원곡선 점 연산과 6가지 모듈러 연산을 지원하도록 설계되어 ECC와 RSA 기반 다양한 공개키 암호 프로토콜의 하드웨어 구현에 응용될 수 있다. 저면적 구현을 위해 내부 유한체 연산회로는 32 비트의 데이터 패스로 설계되었으며, 워드 기반 몽고메리 곱셈 알고리듬, 타원곡선 점 연산을 위해서는 자코비안 좌표계, 그리고 모듈러 곱의 역원 연산을 위해서는 페르마 소정리를 적용하였다. 설계된 하드웨어 가속기를 FPGA 디바이스에 구현하여 EC-DH 키교환 프로토콜과 RSA 암호·복호 둥작을 구현하여 하드웨어 동작을 검증하였다. 180-nm CMOS 표준 셀 라이브러리로 합성한 결과, 50 MHz 클록 주파수에서 20,800 등가게이트와 28 kbit의 RAM으로 구현되었으며, Virtex-5 FPGA 디바이스에서 1,503 슬라이스와 2개의 BRAM으로 구현되었다.

• 한국정보통신학회논문지
• /
• 제17권5호
• /
• pp.1203-1212
• /
• 2013

본 논문에서는 HEVC 복호기내 화면내 예측의 연산 복잡도를 감소시키기 위해 공유 연산기, 공통 연산기, 고속 smoothing 결정 알고리즘, 고속 필터계수 생성 알고리즘을 적용한 하드웨어 구조를 제안한다. 공유 연산기는 공통수식을 공유하여 smoothing 과정의 연산 중복성을 제거하고, DC모드의 평균값을 미리 계산하여 수행 사이클 수를 감소시킨다. 공통 연산기는 모든 예측모드의 예측픽셀 생성과 필터링 과정을 하나의 연산기로 처리하기 때문에 연산기의 개수를 감소시킨다. 고속 smoothing 결정 알고리즘은 비트 비교기만을 사용하고, 고속 필터계수 생성 알고리즘은 곱셈연산 대신 LUT를 사용하여 연산 개수, 하드웨어 면적과 처리 시간을 감소시킨다. 또한 제안하는 구조는 2개의 공유 연산기와 8개의 공통 연산기를 사용하여 병렬처리함으로써 화면내 예측의 수행 사이클 수를 감소시킨다. 제안하는 구조를 TSMC 0.13um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 40.5k, 최대 동작 주파수는 164MHz이다. HEVC 참조 소프트웨어 HM 7.1에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 93.7% 감소하였다.

• 한국항행학회논문지
• /
• 제19권6호
• /
• pp.614-622
• /
• 2015

2진(binary) MQ 산술부호화는 최근 들어 멀티미디어 압축 표준시스템에 기본 엔트로피 방식으로 사용되고 있다. MQ 산술부호기는 JBIG2와 JPEG2000에 적용되면서 압축성능을 인정받기 시작했다. 최근에 차세대 동영상 부호화 표준인 HEVC (high efficiency video coding)에는 산술부호화가 단일 엔트로피부호화로 채택되면서 그 중요성이 커지고 있다. 기존의 2진 MQ 산술부호기는 RANGE(구간)을 분할하는 과정에서 곱셈을 없애면서 근사화 방법을 사용하고 있다. 이 경우 MPS/LPS의 구간이 뒤바뀌는 경우가 발생하며 출력비트가 늘어날 수 있다. 본 논문에서는 이러한 문제점을 완화하기 위하여 근사식을 사용하는 대신에 룩업테이블 형태로 AQe의 값을 양자화하여 계산에 적용하는 방법을 제안하고자 한다. 제안한 방법의 압축 성능을 실험을 통해 확인한 결과, 2진영상 압축표준 방식인 JBIG2의 경우 약 4%의 압축율의 개선을 보였다. 정지영상 압축표준인 JPEG2000의 경우 약 1%정도의 개선을 가져왔다. 룩업테이블을 사용하기 때문에 계산량이 기존방법에 비해 늘지 않는다.

• 대한전자공학회논문지TC
• /
• 제47권9호
• /
• pp.37-43
• /
• 2010

간섭제거 무선중계기는 미약한 기지국/단말의 RF신호를 곧바로 증폭해서 송출하여 기지국과 단말간의 연결범위를 확장하는 중계기로 송출된 신호의 일부가 주위환경에 의해 반사되어 입력되는 간섭신호를 제거하는 기능이 필수적이다. 본 논문에서는 궤환 신호 제거를 위한 채널 추정 알고리즘으로 Variable Stepsize Complex Signed-Signed(VSCSS) LMS 적응 알고리즘을 제안하였다. 제안된 알고리즘은 곱셈/나눗셈 연산이 없이 구현할 수 있어 FPGA 구현시 소요되는 논리 자원(Resource)을 획기적으로 줄일 수 있다. 알고리즘의 성능을 CSS-LMS 알고리즘과 비교 분석하였으며 모의실험을 통해 얻어진 학습곡선(Learning Curve)으로부터 분석의 유효성을 검증하였다. 또한 페이딩 궤환 채널 환경에서 WCDMA 신호에 대한 모의실험으로 널리 사용되고 있는 NLMS 알고리즘과 수렴 속도 및 오차 측면에서 거의 같은 성능을 보임을 입증하였다.

• 한국통신학회논문지
• /
• 제22권12호
• /
• pp.2714-2726
• /
• 1997

본 논문은 디지탈 의료 영상을 효과적으로 무손실 압축하기 위한 적용적 심볼 교환에 기반을 둔 새로운 부호화 방법을 제안한다. 제안하는 알고리즘은 먼저 원영상에 차분 규칙 또는 적용 예측기를 적용하여 차분 영상값을 구하며, 이러한 차분 영상값에 대한 개별 context를 결정한다. 다음 단계에서 context하에서 현재 부호화될 차분 영상값과 모델 템플리트상의 차분 영상값들 사이의 극성 일치를 갖는 심볼의 추정을 기반으로 한 적응적인 심볼 교환 과정을 적용하여 예측 심볼을 얻는다. 예측 심볼은 부호화 될 차분 영상값에 대해 가장 빈번하게 발생하리라고 예측되는 심볼을 가리키며, 예측 심볼이 차분 영상값과 동일할 때 부호화 효율이 높게 유지된다. 마지막 부호화 단계에서 이진 적응 산술 부호기는 특정 context가 주어진 차분 영상값의 예측 여부를 판단하는 이진 판단 트리를 사용하여 차분 영상값을 부호화 한다. 차분 영상값 예측 적중율 향상을 통하여 제안된 알고리즘의 부호화 효율은 ISO JPEG 무손실 예측기를 산술 부호기에 적용한 경우보다 약 33% 정도 높아지고, 차분 예측기 또는 적용 예측기를 산술 부호기에 적용한 경우에 비해 약 23% 정도 높아짐을 알 수 있다. 제안된 부호화 방법은 단위 구간 부분할시 곱셈 연산이 아닌 덧셈 연산을 사용하기 때문에 부호기의 복잡성이 낮고 다중 비트 공간의 영상을 이진 공간 열로 분할하지 않고 바로 다중 비트 의료 영상을 부호기에 적용 할 수 있기 때문에 의료 PACS의 영상 압축부에서 사용될 수 있다.

• 한국통신학회논문지
• /
• 제28권12C호
• /
• pp.1217-1224
• /
• 2003

본 논문에서는 직교 주파수 분할 다중 접속 방식(Orhogonal Frequency Division Multiple Acccss) 상향 링크에서의 간섭 완화를 위한 측부엽 억제 기법을 제안한다. 제안되는 측부엽 억제 기법은 특정 사용자와 그 외 사용자간의 서로 다른 주파수 오차에 의해 발생한 다중 접속 간섭을 완화시켜준다. 이러한 측부엽 억제 기법의 성능은 평균 신호대 간섭비와 비트 오율에 의해서 평가되었다. 모의 실험 결과에 의해서 제안되는 기법이 기존의 OFDMA 시스템과 비교하여 약 5∼10dB 가량의 신호대 간섭비 이득에 의한 성능을 향상시키는 것을 확인할 수 있으며, 특히 부대역 내의 모든 부반송파의 성능을 일정한 수준으로 유지시켜 준다. 측부엽 억제기를 구현하기 위해서는 사용자별로 할당되는 부대역 크기만큼의 메모리를 가지는 실수 검색 테이블과 부대역 크기만큼의 곱셈/덧셈 연산만이 요구되기 때문에 부가적으로 발생하는 시스템의 복잡도 증가가 거의 없다.

• 한국통신학회논문지
• /
• 제22권10호
• /
• pp.2136-2149
• /
• 1997

본 논문에서는 PDA나 PCS와 같은 내장형 응용을 위한 RISC 코어를 설계하였다. 이 RISC 프로세서는 내장형 응용의 중요한 특성인 빠른 인터럽트 핸들링, 빠른 컨텍스트 스위칭과 저전력 소모를 지원한다. 또한 조건부로 수행 가능한 명령어 군과 블럭 전송 명령 그리고 곱셈 명령을 이용하여 프로세서의 성능을 향상시켰다. 3단 파이프라인을 이용하였으며 2-phase 클럭을 사용한 단일 사이클 명령어 수행이 가능하다. 이 프로세서는 $5.0{\times}5.0mm^2$의 면적에 약 88,000개의 트랜지스터가 집적되었으며 $0.6{\mu}\textrm{m}$ 삼중 금속 단일 폴리 공정을 이용하여 레이아웃 되었다. 최대 동작 주파수는 40MHz이며 예상 전력 소비는 179mW이다.

• 한국전자거래학회지
• /
• 제23권1호
• /
• pp.37-45
• /
• 2018

현재 프로그램이 운용되는 시스템은 기존의 싱글코어 및 멀티코어 환경을 넘어서 매니코어, 부가 프로세스 및 이기종 환경까지 그 영역이 확장되고 있는 중이다. 하지만, 기존 연구의 경우 NVIDIA 벤더에서 나온 아키텍쳐 및 CUDA로의 병렬화가 주로 이루어졌고 AMD에서 나온 범용 GPU 아키텍쳐인 GCN 아키텍쳐에 대한 성능향상에 관한 연구는 제한적으로 이루어졌다. 이런 점을 고려해 본 논문에서는 GCN 아키텍쳐의 GPGPU 환경인 OpenCL 내에서의 성능향상 기법에 대해 연구하고 실질적인 성능향상을 보였다. 구체적으로, 행렬 곱셈과 컨볼루션을 적용한 GPGPU 프로그램을 본 논문에서 제시한 성능향상 기법을 통해 최대 30% 이상의 실행시간을 감소시켰으며, 커널 이용률 또한 40% 이상 높였다.