• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 추계종합학술대회
• /
• pp.565-568
• /
• 1998

본 논문에서는 의료기기 구현시 생체신호처리 과정에서 부가되는 전력선 잡음을 제거하기 위한 필터를 구현한다. 요즘 구현된 필터는 저주파 생체신호의 왜곡을 최소화하며, 전원 주파수의 고조파 성분만을 제거하는 특성을 가지며, 실시간 처리를 위하여 연산량을 최소화하도록 하였다.

• 한국전자파학회논문지
• /
• 제26권2호
• /
• pp.204-212
• /
• 2015

광대역 스텝 주파수 레이다(650 MHz~4.5 GHz)에서 신호의 고조파가 시스템의 대역에 포함될 때 어떠한 영향을 주는지 분석하였다. 수식과 시뮬레이션을 통해 분석한 결과, 2차 고조파가 존재하면 실제 거리보다 두 배의 거리에 물체가 있는 것처럼 나타났다. VCO로부터 출력된 신호는 DC와 신호 사이에 다른 신호가 존재하지 않기 때문에 저역 통과 필터를 이용하여 2차 고조파를 효과적으로 제거할 수 있다. 본 논문에서는 두 개의 스위치와 4개의 저역 통과 필터를 이용하여 650 MHz에서 4.5 GHz에 달하는 광대역 신호의 고조파를 제거할 수 있었다.

• 대한의용생체공학회:의공학회지
• /
• 제23권1호
• /
• pp.61-72
• /
• 2002

본 논문에서는 펄스 압축 방식을 사용하여 기본주파수 성분을 효과적으로 제거하는 새로운 고조파 영상 기법을 제안한다. 제안된 기법에 의한 시스템은 가중 쳐프 신호를 송신하고 각 어레이 소자에 수신된 RF 샘플은 송신신호의 고조파 성분에 정합된 상관기를 통과함으로써 고조파 성분만을 선택적으로 펄스 압축한다. 이 때. 기본주파수 성분과 고조파 성분의 상호상관 값은 -50㏈ 이하로 억제하였다. 제안된 기법은 한번의 송수시 과정으로 기본주파수 성분을 효과적으로 제거하여 프레임 율이 기존의 펄스 반전 방식보다 우수한 방식과 우수한 해상도와 신호 대 잡음비 (SNR : Signal to Noise Ratio)를 갖는 고조파 영상을 구현하기 위해 펄스 반전을 적용한 후 펄스 압축을 수행하는 방식으로 구성된다 일반적인 펄스 송신 방식에서는 고조파 성분은 송신음압의 크기가 어느 임계값 이상이 되면 더 이상 증가하지 않고 포화되기 때문에 SNR이 제한되는 단점이 있다. 그러나 제안된 기법은 송신 가중 쳐프 신호의 길이를 늘림으로써 고조파 영상의 SNR을 임의로 증가시킬 수 있다 새로운 시스템의 성능을 컴퓨터를 이용한 모의실험과 실제실험을 통하여 검증하였다

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.811-818
• /
• 2002

본 논문에서는 안테나의 고조파 방사를 억압하여 고조파 억압 여파기의 필요성을 제거한 단락핀-슬롯 적재 안테나를 설계, 제작하였다. 인셋 급전 방식의 구형 패치 안테나에 단락핀과 슬롯을 적재하여 고조파 억압 특성을 얻어내었다. 구형 패치 안테나의 공동 모델을 이용하여 단락핀과 슬롯의 역할을 해석하였으며 단락핀과 슬롯에 의한 구형 패치 안테나의 특성 변화에 대해 기술하였다. 제안된 안테나는 중심 주파수 5.8 GHz에서 7 dBi의 이득을 나타내었으며 2차, 3차 고조파에서 일반 구형 패치 안테나와 비교하여 안테나의 이득이 -3.3 dB, -14.3 dB의 억압 특성을 나타냄을 확인하였다.

• 조명전기설비학회논문지
• /
• 제13권3호
• /
• pp.82-92
• /
• 1999

본 논문에선 BF컨버터의 능동 PFC시스템을 구성하고, 전력변화시 입력전류를 전원 접압과 동상인 정형파로 제어하여 동시에 출력전압에 포함되는 고조파 등의 잡음을 제거하고 직류 출력 전압을 제어하기 위한 PWM-PFM제어 기법을 제시하였다. 제시간 BF 컨버터의 스위칭 신호와 입·출력 전압, 전류 그리고 함유된 고조파 역률 등을 PSpice를 이용하여 시뮬레이션하고 분석하여 고조파 성분의 감소와 효율을 개선하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.281-282
• /
• 2014

본 논문은 FPGA 기반의 DSC-PLL(Delayed Signal Cancellation - Phase Locked Loop)을 설계하고, 왜곡된 3상전압 조건에서 위상추종결과를 비교실험 하였다. FPGA 구현 알고리즘은 Matlab/Simulink와 연동된 System Generator를 이용하여 DSC-PLL 모델을 설계하고, Verilog HDL 코드로 변환 하였다. 불평형 및 고조파를 포함한 왜곡된 3상 전압 조건에서 FPGA에 구현된 DSC-PLL과 SRF-PLL (Synchronous Reference Frame - Phase Locked Loop)의 d-q축 고조파 감쇠특성 및 위상추종능력을 실험을 통해 비교하였다. DSC-PLL은 약 5.44ms 이내에 d-q축 고조파 성분을 제거함으로써 정상분 기본파 전압의 위상을 빠르게 추종하는 것을 검증하였다.

• 전력전자학회논문지
• /
• 제13권3호
• /
• pp.237-245
• /
• 2008

최근 중대용량의 교류전동기 구동에 다단 H-브릿지 인버터의 적용이 늘어나고 있다. 이 인버터의 주된 장점 중의 하나는 입력전류에 고조파성분이 적다는 것으로 이는 2차측이 다중의 위상이동 권선으로 이루어진 변압기를 사용함으로써 이루어진다. 본 논문은 다단 H-브릿지 인버터에 적용되는 위상이동 변압기의 권선 설계의 기본 방안과 입력전류 고조파의 이론적인 해석을 제시하고 있다. 위상이동 변압기를 다룬 I부에 이어 II부에서는 입력 선전류의 고조파 특성을 해석함으로써 고조파 제거를 위한 등간격 위상차 설정방식의 이론적 근거를 규명하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1986년도 하계학술대회논문집
• /
• pp.581-584
• /
• 1986

• 전기저널
• /
• 2호통권182호
• /
• pp.12-16
• /
• 1992

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1975년도 제6차 하계학술발표회 및 산학협동세미나 초록
• /
• pp.61-61
• /
• 1975