• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.481-484
• /
• 2001

본 논문에서는 MPEG-2 AAC 디코더의 DSP구현에 관한 연구결과로서 IS0/1EC 13818-7 표준에 의거 구현된 MPEC-2 AAC 디코더의 각 세부 기능블럭들의 구성 및 동작원리에 대하여 요약 기술하고. DSP연산에 최적화된 연산구조의 연구를 바탕으로 16bit 고정소수점 연산구조를 가지는 DSP상에서 구현된 MPEG-2 AAC 디로더의 시스템의 하드웨어 및 소프트웨어 구성에 관하여 간략한 기술하였다. 구성된 디코더의 성능평가를 통하여 MPEC-2 AAC 비트스트림을 디코딩하기 위하여 필요로 하는 연산량 및 소요 메모리의 양을 측정하고, 디코더 성능의 중요 척도인 음질평가를 수행하였다. 수행방법으로서 conformance test에 의거하여 PSNR을 측정함으로써 객관적인 성능 지표의 제시와 함께, 주관적인 음질 평가도 병행하여 수행하였다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.131-135
• /
• 2000

본 논문에서는 고성능 고정 소수점 DSP (Digital Signal Processor) 코어인 Vincent6 코어 [1]를 이용하여 ITU-T C.728 음성 부호화기를 실시간으로 구현하였다 G.728 은 16 kb/s전송률의 ITU-T표준 음성 부호화기이며, 입력신호는 8 kHz로 샘플링되며 샘플 당 16 bit 로 양자화된 PCM 신호이다. G.728 은 LD-CELP(Low Delay Code Excited Linear Prediction)라고도 하며, 알고리 듬 delay는 0.625ms 이다. Vincent6 DSP core 는 VLIW (Very-Long Instruction Word) 특성을 가지므로 다중 명령 (multiple instruction)을 수행할 수 있다 이를 위해서 G.728 annex G를 이용하여 고정 소숫점 연산으로 코드를 작성한 후, 이를 vincent6 어셈블리 코드로 구현하였다. 최종적으로 구현된 코드는 ITU-T 의 test vector 에 대 해 bit exact 한 결과를 보이며 34 MCPS (Million Cycles Per Second)의 계산량을 가지며 사용 메모리크기는 데이터 메모리가 약 9KByte, 프로그램 메모리가 약 57 KByte 이다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.61-64
• /
• 2004

본 논문에서는 저전송율 음성부호화기인 2.4kbps MELP(Mixed Excitation Linear Prediction) 보코더를 TI(Texas Instruments) 사의 고정소수점 DSP인 TMS 320VC5510을 이용하여 실시간 구현한 결과를 제시한다. MELP 보코더는 전통적인 LPC 합성방식에 기반한 것으로, 2.4kbps LPC 보코더가 여기신호를 유성음 구간에 대해서는 펄스열로, 무성음 구간에 대해서는 백색잡음 신호로 단순화시켜 합성함으로써 음질이 저하되거나 buzz 현상이 나타나는 단점을 적절히 혼합된 형태의 여기신호를 사용함으로써 보완한 것이다. DDVPC(Defense Digital Voice Processing Consortium)에서 제공하는 ANSI C 소스 코드를 이용하여 TMS320VC5510 DSK에서 실시간 동작이 가능하도록 최적화 작업을 수행하였으며, 구현된 MELP 보코더는 프로그램 메모리 46.5 kbyte와 데이터 메모리 57.9 kbyte를 가지며, 22.5ms의 한 프레임을 처리하는데 1326531 클럭(6.6 ms)이 소요되었다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• autumn
• /
• pp.93-96
• /
• 2004

본 논문은 TMS320C5501 16bit DSP를 적용한 실시간 화자독립 연속 숫자인식기의 구현에 관해 서술한다. 하드웨어 모듈의 구성은 TMS320C5501 300MHz DSP, 코덱으로는 TLV320AIC1103, SDRAM, 외부장치와의 인터페이스를 위한 HPI, Uart, MIC, SPK Out 단자로 구성되었다. 음성인식 알고리즘은 HM-Net 방식을 사용하였고 고정소수점 연산처리 방식으로 C를 이용한 최적화 작업을 수행하였으며 스트리밍 방식의 인식 방법으로 실시간 처리가 가능하도록 구현하였다. 숫자 인식에 사용한 모델은 41음소에 기반한 트라이폰을 학습하였으며, 특징 파라미터로는 LPCMEL 20차를 사용하였다. 임베디드 시스템의 실시간 음성인식 시스템 구성에 중점을 두었으며 PC상에서의 성능과 비교해 볼때 본 DSP 상에서 500단어, 50문장의 인식을 평균 1.5초 전후로 인식하도록 하였으며 간단한 연결 단어 인식을 수행하는데 무리 없음을 보여준다. 특별히 한국어 연속숫자 부분에 중점을 두었고, 본 연구에서 구현된 연속 음성인식 시스템에 사용된 숫자 인식에서 음절 바이폰 모델에 대하여 $92.92\%$의 인식율을 얻을 수 있었다.

• Proceedings of the IEEK Conference
• /
• 2003.07e
• /
• pp.1956-1959
• /
• 2003

본 논문에서는 HDTV(High Definition TV) 방송수신을 위한 DSP(Digital Signal Processor)기반의 HD급 비디오/오디오 디코더 시스템을 개발하고 그 성능을 확인하였다. DSP 플랫폼은 TI(Texas Instrument)사의 TMS320C6415를 대상으로 하였으며 TI의 DSP RTOS인 DSP/ BIOS를 이용하여 방송스트림인 TS(Transport Stream)을 분리하기 위한 TS Demuxer, MPEG-2 비디오 디코더 및 AC-3 오디오디코더 알고리즘을 통합하였으며, 각각의 알고리즘은 대상 DSP플랫폼인 TMS320C64x에 맞게 고정소수점 구조화 및 최적화를 실시하였다. 테스트를 위한 시스템은 스트리밍을 위한 호스트 PC와 PCI(Peripheral Component Interconnect)버스를 통해 연결된 DSP보드로 구성하였으며 실제 HDTV당송용 스트림과 SD(Standard Definition)급 스트림을 이용하여 성능을 확인하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• autumn
• /
• pp.251-254
• /
• 2001

본 논문에서는 ETRI와 연세대가 공동 개발한 AAC/MP3 복합 복호화기 ASIC 칩을 이용한 AAC/MP3 오디오 플레이어의 설계 및 구현에 대해 기술한다. 본 논문에서 사용한 AAC/MP3 복합 복호화 ASIC Chip은 20비트 고정소수점 DSP 코어를 이용하여 MP3와 MPEG-2 AAC LC 프로파일을 복호화하며, MPEG-2 AAC 메인 프로파일을 실시간으로 복호화하기 위하여 허프만 복호화 과정과 예측 과정은 전용 하드웨어 모듈을 이용하였다 이를 이용한 오디오 플레이어는 AAC/MP3 파일 재생 기능, USB를 이용한 호스트 PC와의 인터페이스 기능, Flash 메모리와의 인터페이스 기능 등의 특성을 갖는다.

• Speech Sciences
• /
• v.3
• /
• pp.177-186
• /
• 1998

This paper describes the procedure of implementing a real-time speech codec, G.723.1 which was developed by DSP Group and standardized by ITU-T, using fixed-point DSP, ADSP-2181. This codec has two bit rates associated with it, 5.3 and 6.3 kbit/s. We implemented only one bit rate, 6.3 kbit/s, of the two with fixed-point 32-bit precision. According to the result of the experiment, the amount of computational burden is about 55 MIPS and its quality is similar to the result of the PC simulation with floating-point arithmetic. In this paper, we proposed a method to use a fixed-point DSP and a procedure for developing a real-time speech codec using DSPs and finally developed a G.723.l speech codec for ADSP-2181.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.6B
• /
• pp.746-751
• /
• 2001

일반적으로 음향 반향 제거기에서 적응필터의 안정성을 보장하기 위해서 동시통화 검출기(DTD)를 사용하여 원단화자 신호와 근단화자 신호의 존재 여부에 따라 적응필터 계수의 적응 여부를 결정한다. 본 논문에서는 두 개의 상호상관계수를 이용하여 계산량과 메모리 소자수 면에서 효율적인 동시통화 검출 알고리즘을 제안하였다. 제안된 알고리즘은 마이크로폰의 입력신호와 추정된 반향 신호간의 상호상관계수, 그리고 마이크로폰의 입력신호와 오차신호간의 상호상관계수를 이용하여, 주행 상황과 같이 심한 잡음 환경에서도 동시통화 구간의 시작점과 끝점 검출에 강인한 특성을 갖는다. 또한, 기존의 상호상관도를 이용하는 방법에 비하여 적은 양의 계산과 메모리를 필요로 하여 저가의 고정소수점 DSP를 이용한 실시간 구현에 적합하다. 성능 평가를 위하여 차내 핸즈프리 통신 환경에서 얻은 실측 데이터를 사용하여 기존의 방법과 비교하였다.

• Proceedings of the KIEE Conference
• /
• 2001.04a
• /
• pp.119-122
• /
• 2001

본 논문은 브러시리스 DC 모터 드라이브에서 위치센서를 제거하기 위해, 측정한 상전압 및 상전류로부터 쇄교자속과 쇄교자속의 미분간에 의해 속도를 구하고 이를 이용하여 위치를 추정하는 새로운 센서리스 구동방식을 제안한다 이러한 센서리스 구동알고리즘은 ${\alpha}-{\beta}$ 기준축을 이용하여 구현하였다. 구동시스템을 구현하기 위한 제어기는 고속연산이 가능하면서도 저가인 고정소수점 연산 DSP인 TMS320F241을 채택하였다. 제안된 알고리즘은 그 원리가 간단하고 우수한 제어특성을 나타냄으로써 실제적인 브러시리스 DC 전동기의 센서리스 구동을 위한 훌륭한 대안이 될 수 있을 것이다.

• Proceedings of the KIPE Conference
• /
• 2005.07a
• /
• pp.517-519
• /
• 2005

본 논문에서는 연료전지를 이용한 가정용 발전 시스템의 계통 연계를 위한 새로운 단상 인버터 시스템을 제안한다. 제안한 방식에 의해 역률 1에 가까운 전원 품질로 독립 운전과 계통연계 운전이 가능하고 자동 모드 전환시 최소의 과도상태를 갖는다. 또한 제안한 인버터 제어기는 연산이 적고 구조가 간단하여 저가격의 고정소수점 DSP로 구현이 가능할 뿐 아니라 정상상태 오차가 거의 없고 양호한 과도상태 응답특성을 얻을 수 있다. 제안한 계통연계형 인버터의 제어기에 관하여 기술하고 모의실험 및 실험에 의하여 그 타당성을 입증한다.