• Title/Summary/Keyword: 고속 신호처리 시스템

Search Result 242, Processing Time 0.024 seconds

Implementation of High Speed Decoder in H 204 Using Probability Distribution of a Symbol (신호의 확률분포 예측을 통한 H 264의 Entropy Decoder 설계)

  • Kim, Chung-Hyo
    • Proceedings of the KIEE Conference
    • /
    • 2005.07d
    • /
    • pp.2967-2969
    • /
    • 2005
  • 2003년에 영상압축의 표준으로 제시된 H.264/AVC의 압축성능은 대부분 Context-based Adaptive Binary Arithmetic Codes (CAHAC)라는 새로운 엔트로피 코딩에 기인한 것이다. 그러나, CABAC의 뛰어난 성능에도 불구하고 복잡한 처리과정 때문에 하드웨어로 구현하기가 상당히 곤란하다. 곱셈기가 없는 알고리즘임에도 불구하고 영역(range), 오프셋(offset), 그리고 컨텍스트 변수들(context varivales)을 순차적으로 구해야 하기 때문이다. 이 논문에서는 한번에 최대 두 비트를 디코딩 할 수 있는 예측기법을 통하여 CARAC의 전체적인 디코딩 시간을 줄일 수 있는 방법을 제안한다. 한 비트를 디코딩하기 위해서는 두 개의 심볼(a set of binary symbols)에 대한 확률분포를 사전에 알아야 하지만, 제안된 방법에서는 두 비트를 동시에 디코딩할 수 있도록 네 개의 심볼(two sets of binary symbols)에 대한 확률 분포를 예측하여 디코더에 제공한다. 제안된 예측기법을 CABAC 디코더에 적용한 결과, 기존보다 10-13%의 복호시간을 단축하는 효과를 가졌다. 논문에서 제안된 예측기법을 통한 고속디코더의 구현은 확률을 기반으로 하는 신호처리에 사용되어 고속의 시스템을 구성하는데 효과적으로 적용될 수 있다.

  • PDF

A Study on Signal Integrity of High Speed Interface for Ultra High Definition Video Pattern Control Signal Generator (초고해상도 영상패턴 제어 신호발생기의 고속 인터페이스 신호 무결성 실험에 관한 연구)

  • Son, Hui-Bae;Jun, June-Su;Kwon, Sai-Hoan
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2014.06a
    • /
    • pp.150-152
    • /
    • 2014
  • 디지털 평판 LCD TV의 영상신호 전송에 LVDS가 사용되어 왔으나 케이블간의 타이밍 문제가 대두되고 초고해상도의 컬러 Depth 확장으로 인해 보다 빠른 전송속도가 요구되어진다. V-by-One HS는 초고해상도 영상처리 IC 및 TCON 간의 새로운 인터페이스 기술로서 최대 3840*2160@240Hz의 해상도 영상구현이 가능하다. 동작 주파수 대역의 공진모드 전압 분포와 V-by-One HS IBIS(Input/Output Buffer Information Specification) 모델 시뮬레이션을 통하여 PCB 설계 방법을 제안한다. 본 논문에서는 V-by-One HS 인터페이스 기술을 사용하여 초고해상도 영상패턴 제어 신호발생기의 시스템 구성을 제안하고 고속영상 신호에 대한 신호 무결성을 검증하고자 한다.

  • PDF

Development of High-Speed Real-Time Image Signal Processing Unit for Small Infrared Image Tracking Radar (소형 적외선영상 호밍시스템용 고속 실시간 영상신호처리기 개발)

  • Kim, Hong-Rak;Park, Jin-Ho;Kim, Kyoung-Il;Jeon, Hyo-won;Shin, Jung-Sub
    • The Journal of the Institute of Internet, Broadcasting and Communication
    • /
    • v.21 no.4
    • /
    • pp.43-49
    • /
    • 2021
  • A small infrared image homing system is a tracking system that has an infrared image sensor that identifies a target through the day and night infrared image processing of the target on the ground and searches for and detects the target with respect to the main target. This paper describes the development of a board equipped with a high-speed CPU and FPGA (Field Programmable Gate Array) to identify target through real-time image processing by acquiring target information through infrared image. We propose a CPU-FPGA combining architecture for CPU and FPGA selection and video signal processing, and also describe a controller design using FPGA to control infrared sensor.

A Study on the high-speed Display of Radar System Positive Afterimage using FPGA and Dual port SRAM (FPGA와 Dual Port SRAM 적용한 Radar System Positive Afterimage 고속 정보 표출에 관한 연구)

  • Shin, Hyun Jong;Yu, Hyeung Keun
    • Journal of Satellite, Information and Communications
    • /
    • v.11 no.4
    • /
    • pp.1-9
    • /
    • 2016
  • This paper was studied in two ways with respect to the information received from the video signal separation technique of PPI Scop radar device. The proposed technique consists in generating an image signal through the video signal separation and synthesis, symbol generation, the residual image signal generation process. This technology can greatly improve the operating convenience with improved ease of discrimination, screen readability for the operator in analyzing radar information. The first proposed method was constructed for high-speed FPGA-based information processing systems for high speed operation stability of the system. The second proposed method was implemented intelligent algorithms and a software algorithm function curve associated resources.This was required to meet the constraints on the radar information, analysis system. Existing radar systems have not the frame data analysis unit image. However, this study was designed to image data stored in the frame-by-frame analysis of radar images with express information MPEG4 video. Key research content is to highlight the key observations expresses the target, the object-specific monitoring information to the positive image processing algorithm and the function curve delays. For high-definition video, high-speed to implement data analysis and expressing a variety of information was applied to the ARM Processor Support in Pro ASIC3.

An Implementation of 16-channel DSP System with Ethernet/USB Interface for Acquisition and Analysis (Ethernet/USB 기반 16채널 데이터 수집 및 분석 시스템 구현)

  • 유재현;송형훈;신현경;조성호
    • Proceedings of the IEEK Conference
    • /
    • 2000.09a
    • /
    • pp.505-508
    • /
    • 2000
  • 본 논문에서는 16채널 혹은 8채널의 센서를 통해 들어오는 저주파대역의 아날로그 신호를 수집하고. 수집된 데이터를 실시간으로 처리하기 위한 고속의 신호처리 기능이 결합된 통합 DSP (Digital Signal Processor)시스템을 구현하였다. 구현된 시스템은 휴대가 용이하도록 소형으로 설계되어 있으며 노트북 등의 이동형 장비에 활용되도록 USB 인터페이스를 채택하였으며, 장치간의 네트워크 구성이 가능하도록 Ethernet 인터페이스를 추가하였다 Digital Signal Processor는 Texas Instrument 사의 TMS320C6701 부동소수점 연산방식의 고성능 DSP를 사용하여 16채널의 실시간 신호 분석이 가능하게 하였으며, ICP 센서 구동용 전류 공급부를 내장하여 센서 선택의 폭을 넓히었고, programmable gain amplifier인 PGA202증폭기를 사용하여 입력신호가 작을 경우 최대 1000배, 즉 60dB까지 입력신호를 증폭하여 수집 및 분석할 수 있다. 200kSPS의 샘플링 레이트와 16bit resolution을 가지는 AD976 A/D converter를 사용하여 채널당 0~6kHz의 신호대역폭을 가지며,differential 입력시 8 채널,single ended 입력시 16 채널의 입력 신호의 수집 및 분석이 가능하다. Windows 응용프로그램에서는 사용자가 원하는 입력신호 및 스펙트럼 실시간 분석, 입력신호 기록 및 저장, RPM 측정 및 분석, 외부 트리거 및 레벨 트리거를 이용한 입력신호 제어와 수집된 데이터를 바탕으로 원하는 제어가 가능한 응용프로그램 제작에 활용될 라이브러리가 포함된다.

  • PDF

Implementation and Road Test of Signal Processing Unit for FMCW vehicle Radar system (차량용 FMCW 레이더 신호처리부 개발 및 주행시험)

  • Oh, Woo-Jin;Lee, Jong-Hun
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.14 no.7
    • /
    • pp.1565-1571
    • /
    • 2010
  • FMCW(Frequency Modulation Continuous Wave) Radar is very useful for vehicle collision warning system because of the simplicity. In this work, a signal processing part of FMCW vehicle radar system is implemented with flexibility using DSP, FPGA, ADC, and DAC so that the system could adopt lots of algorithm and could be improved through road test. It is shown that the system meets basic requirements as designed, and finds some problems in road test. We briefly discuss the problem which are caused by shadow effect from overlapped target and the distortion of beat frequency from the nonlinearity of VCO and the RCS of vehicle.

무선통신 단말기용 RF SAW 필터 기술

  • 이택주;권희두;박준석;김형석
    • 전기의세계
    • /
    • v.53 no.8
    • /
    • pp.31-38
    • /
    • 2004
  • 최근 CDMA 방식에 기반을 둔 이동통신 시스템과 GPS, WLAN 등의 통신 시스템 시장은 전 세계적으로 급격히 팽창하고 있으며, 그 발전가능성은 무궁 무진하다. 특히, 개인 휴대 이동통신의 경우, 초기 아날로그 방식을 이용한 음성서비스에서 출발하여, 디지털 방식으로의 성능개선을 통해 가입자의 폭발적인 증가에 대응하고 다양한 콘텐츠를 제공하기 위한 대용량, 고속 신호처리를 실현하였다. 현재 무선 인터넷 및 멀티미디어 기능, GPS 기능을 탑재한 컬러 디스플레이 단말기가 전세계적으로 일반화되는 추세이며, 블루투스 시스템과의 연동을 통해 다양한 서비스를 제공할 수 있도록 연구가 진행 중이다. (중략)

  • PDF

The Study on Method of Register Setting for Using CC1020 Chip (CC1020 동작을 위한 레지스터 설정방법에 대한 연구)

  • Lim, Hyun-Jin;Jo, Heung-Kuk
    • Proceedings of the Korea Institute of Convergence Signal Processing
    • /
    • 2005.11a
    • /
    • pp.347-352
    • /
    • 2005
  • 유비쿼터스라는 새로움 페러다임의 도래로 인해 많은 IT산업이 이를 중심으로 많은 발전을 하고 있다. 이러한 유비쿼터스 관련 산업에 있어서 상당 부분 무선 통신기술인 RF를 기반으로 하고 있으며, 이를 활용하여 RFID 시스템 및 센서 네트워크 등이 발전하고 있는 추세이다. 본 논문에서 이러한 무선 통신기술에 적합한 저전력 저전압 Wireless UHF 트렌시버인 CC1020 칩을 이용하여 무선통신시스템을 구현하였다. 이 시스템을 제어하기 위해 MCU와의 Interface를 구성하고 CC1020 칩의 레지스터를 설정하기 위해 4선의 직렬 구성 인터페이스로 모토로라사에서 개발된 근거리용 고속 직렬 동기식 통신규격인 SPI 방식을 이용하였다. 따라서 레지스터 종류 및 설정순서와 타이밍에 대한 내용과 MCU와의 인터페이스 중심으로 설명하였으며, 시스템을 구현하고 실험을 통해 신호의 파형과 데이터 송수신을 확인하였다.

  • PDF

Energy Keys Based Scalable Indexing Schemes of Large Color Image Archives (에너지 키에 기초한 대형 칼라 영상 기록물의 계층적 인덱싱 기법)

  • 박대철;강종묵
    • Proceedings of the Korea Institute of Convergence Signal Processing
    • /
    • 2001.06a
    • /
    • pp.225-228
    • /
    • 2001
  • We propose a method which has effective scalable indexing characteristics of large color image archives. Color key and energy key method which uses provides high performance of fast accessing and has almost constant query response time over DH size.

  • PDF

안전하고 고속적인 디지탈 서명을 위한 병렬 알고리즘 설계

  • Seo, Jang-Won;Moon, Pil-Joo;Bang, Hye-Ja;Jeon, Moon-Seok;Lee, Chul-Hee
    • Review of KIISC
    • /
    • v.4 no.2
    • /
    • pp.23-39
    • /
    • 1994
  • 본 논문은 예전의 방법들에서 일어나고 있는 수행 속도 문제점들을 향상하기 위하여 병렬 처리를 이용하여 난수를 발생하는 방법중에서 가장 보편적이고 빠른 방법으로 알려진 저차 합동 다항식에 기초한 새로운 고속 디지탈 서명방식에 대한 병렬 알고리즘을 제안한다. 새로운 디지탈 서명 방식은 비밀키로써 큰 소수 p,q를 이용하여, 공개 정보로써 n=$p^2$ * q를 이용한다. 난수는 서명을 생성할때 이용되며, 서명을 검증하기 위하여 부등식을 이용하며 병렬 알고리즘을 이용하여 서명을 생성하는 처리속도의 향상된 성능을 위하여 전처리와 디지탈 서명을 구축하는 계산방법의 새로운 병렬 알고리즘을 작성하였다. 본 논문에서 새로 제안한 서명방식에 대한 병렬 알고기즘을 검증하고 비도를 산출할 것이며, 시뮬레이션을 통하여 예전의 방식들과 비교 분석한다. 본 논문은 공개키를 이용한 병렬 암호와 시스템과 신호 처리에 대한 병렬 알고리즘으로 응용될 수 있을 것이며, 병렬과 분산 처리 환경하에서 개발되는 정보서비스 특히 메세지 처리 시스템 서비시, 전자교환 서비스 등의 디지탈 서명에 유용될 수 있을 것이다.

  • PDF