• 전기의세계
• /
• v.34 no.8
• /
• pp.489-496
• /
• 1985

VLSI기술의 독특한 특징들은 이에 맞는 VLSI 지향적 아키텍쳐를 요구하게 된다. 이러한 아키텍쳐들은 영상신호 처리에 있어 중요한 실시간 처리를 위한 병렬처리 및 pipeline처리에도 잘 조화되어 고속영상신호 처리를 위한 시스템에서 VLSI기술이 필수적으로 사용 되어야 함을 알 수 있다. 현재 고속 영상신호 처리를 위한 VLSI 구조로 화면의 병렬성에 근거를 둔 CLA(Cellular Logic Array) 및 이의 단점을 보완한 피라밋 구조가 활말히 연구되고 있으나 거대한 양의 하드웨어 및 주변 시스템의 요구로 그 규모가 방대하여 지는 흠이 있다. 이에 반하여 화소 Kernel의 병렬성에 근거를 두는 pixel-kernel 프로세서는 영상신호 데이타의 공간의존성의 기본 단위인 Kernel을 병렬처리하고 그 거대성 및 균일성은 Pipeline 처리를 함으로써 비교적 작은 하드웨어로 높은 성능을 얻을수 있다. 또한 기존 영상 Sensor 로부터의 데이타 흐름을 중단 시키지 않고 처리할 수 있으며 기본 프로세서의 다양한 조합 방법에 의해 시스템 구조상의 유연성을 갖는다. 따라서 로보트 등의 실제적인 응용분야에서 후자의 구조가 효율적으로 사용될 것으로 전망된다. 앞으로 효과적인 pixel-Kernel 프로세서의 개발을 위해 PKF 계산구조의 연구와 함께 효과적인 Kernel 병렬성을 실현할 수 있는 VLSI 지향적 구조의 개발이 요구된다.

• Annual Conference of KIPS
• /
• 2018.05a
• /
• pp.19-21
• /
• 2018

컴퓨팅 시스템의 고속화와 더불어 시스템, 서버의 내외부에서 다양한 미디엄에 기반 한 고속 신호 연결의 필요성이 증대되고 있다. Gbps 급 이상의 전송속도를 요하는 시스템 네트워크, 서버 시스템 버스 등의 활용에 있어서, 구리선 기반의 고속 케이블 미디엄이 널리 사용되고 있으며, 이들 케이블 미디엄의 속도는 점차 향상하고 있는 추세이다. 본 논문에서는, Gbps급의 고속 시스템 버스에 대한 케이블 미디엄 기반의 신호 송수신 실험을 통하여, 고속 신호전송에 사용 가능한 케이블 미디엄의 신호 특성 및 성능을 비교 분석 한다. Gbps급 전송의 실험을 위하여 차동 신호 당 10 Gbps급 이상의 전송속도를 가지는 microQSFP, Mini SAS HD, Passive Copper 케이블 미디엄을 사용하는 HW를 제작하여 실험하였다. 제작된 HD를 기반으로 8Gbps급 고속 신호의 병렬 전송 실험을 통하여 케이블 미디엄의 성능을 평가 하였다. 평가 결과, Passive Copper 케이블을 포함하여 모든 케이블 미디엄이 8Gbps 이상의 고속 전송에 적합함을 확인하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.962-964
• /
• 2014

신호처리 시스템에서 FFT는 많이 사용되고 있으며, 고속화를 위하여 많은 연구가 진행되어 왔다. FFT은 통신, 영상처리, 레이더 등 많은 영역에서 직접 또는 변형되어 많이 활용되고 있으나 실시간 처리 속도 한계와 가격의 문제로 FFT 길이가 제한되는 경우가 많다. 본 연구에서는 TI사의 고속 DSP인 8 core의 TMS320C6678에 OpenMP 병렬처리 기법으로 FFT를 구현한 결과를 제시한다. 속도 개선을 위한 다양한 병렬처리 방안에 대하여 단일 FFT의 길이별 성능과 다중 FFT를 처리하기 위한 방안을 제안하였다. 이러한 OpenMP기반의 FFT는 DSP간 hyperlink 연결로 다수의 DSP로 병렬처리로 성능 개선이 가능하며, 본 연구에서는 16 core로 확장하여 그 성능이 30% 내외 개선되는 것을 보였다. 본 연구 결과는 초 고속 신호처리가 요구되는 의료영상, 초고해상도 영상처리, 고정밀 레이더 등에 활용이 가능할 것이다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.643-646
• /
• 1998

소나 시스템과 같이 방대한 양의 연산을 요구하는 고속 신호처리기를 구현하기 위해서는 상용 DSP 칩의 병렬 처리방법은 필요 불가결하다. 본 논문에서는 TI사의 TMS320C40을 이용한 병렬 신호 처리 시스템을 소개한다. TI사의 TMS320C40을 이용한 소나 시스템 신호처리부의 기본 모델을 제시하고, TI에서 제공하는 FFT구현 소스의 분석을 통한 연산의 수학적인 모델을 제시하고 이를 근거로 제안된 모델의 성능을 분석하였다.

• Proceedings of the Korean Society of Marine Engineers Conference
• /
• 2006.06a
• /
• pp.319-320
• /
• 2006

본 기술개발의 목표는 기존의 Side Scan Sonar 시스템에서 적용된 초음파 수신 신호의 직접적인 모선으로의 전송과 달리 수중 견인체에서 초음파 수신 신호를 취득하여 전력선을 통한 고속 통신 전이중 방식을 통하여 모선의 신호처리 장치로 전송하는 고속 통신 모들의 성능 및 소형화이다.

• The KIPS Transactions:PartC
• /
• v.8C no.4
• /
• pp.415-420
• /
• 2001

VLSI 기술의 빠른 발전으로 디지털 시스템의 동작주파수가 높아짐에 따라 고속 통신시스템 의 하드웨어 설계 시 신호 무결성을 고려한 설계가 필수적이다. 디지털시스템에서의 잡음원 은 전송선에서의 전원장치, 접지 바운스, 실장 재료 등에 관련된다. 본 연구에서는 고속네트 워크/통신시스템의 기가비트 연결 설계기술에 필요한 요소들을 언급하였고, 실제 설계 신호 불연속에 영향을 미치는 커넥터의 누화 및 전송선의 표피 효과, 유전손실 등을 고려한 백플 레인보드를 시뮬레이션 하였다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.81-82
• /
• 2015

차세대 고속철도 기술개발 사업을 통해 개발된 통합차상신호 시스템은 국내에서 운영중인 세가지 신호시스템인 ATP, ATC, ATS의 신호를 모두 처리하면서 열차 운행의 중단 없이 열차 운행구간을 이동하게 된다. 현재 통합차상신호시스템의 신뢰성과 안정성 확인을 위해 차세대 고속철도 시제차인 HEMU-430X에 탑재하여 시운전을 진행중에 있는데, 시운전이 여객열차의 영업운전 사이에 진행되기 때문에 다양한 실험과 검증에 많은 제약이 따른다. 이러한 제약 사항을 해결하고 다양한 실험과 개선 활동을 위해 통합차상신호시스템을 실험실내에서 테스트할 수 있는 통합차상신호시스템용 시뮬레이터의 개발이 필요하게 되었고, 본 논문에서는 통합차상신호시스템용 시뮬레이터 개발에 관한 내용을 다룬다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.25 no.2
• /
• pp.251-254
• /
• 2014

In this paper, we studied a technique of extracting a Frequency Hopping(FH) signal for analysis using high-speed parallel processing structure. Unlike fixed frequency signal, FH signal is difficult to detect and analyze because FH systems use many random frequencies instead of a single carrier frequency. To solve this problem we designed a method that analyze FH signal using high-speed parallel processing. In order to apply parallel processing, we use CUDA using GPU and compare single processing with prarallel processing. As a result, using CUDA on a GPU is about 8.53 times faster than single processing.

• Annual Conference of KIPS
• /
• 2005.05a
• /
• pp.1641-1644
• /
• 2005

현재의 인터넷과 같은 전자 통신망과 멀티미디어 시스템의 발달은 고속의 대용량 데이터 전송을 필요로 한다. 초고속 통신 시스템에서의 고속 데이터 전송은 주로 광섬유를 사용하는 광통신으로 이루어지고 있다. FTTH(Fiber To The Home)와 같은 광통신 시스템은 멀티미디어 커뮤니케이션을 위해 필요한 큰 데이터 전송률을 제공할 수 있기 때문에 더욱 더 중요성이 높아지고 있으며 이러한 광통신 시스템에서는 통신환경의 영향을 적게 받고 외부 조절이나 부품이 필요하지 않는 수신기 IC 의 개발이 요구되고 있다. 일반적으로 광통신 수신기에는 고속 동작에 적합한 특성을 가진 GaAs-MESFET 가 사용되고 있으나, 본 논문에서는 0.35um CMOS 2-poly 4-metal 공정을 이용하여 5Gbps 광수신기를 설계하였다. 설계된 수신기는 Preamplifier, Main amplifier, ABC 회로로 구성되어 있다. Transimpedance amplifier 형태의 Preamplifier 는 광검출기에 의해 생성된 전류 신호를 전압 신호로 변환한다. ABC 회로는 Peak_Hold 회로와 Bottom_Hold 회로로 구성되어 있다. 기존의 Peak_Hold 회로에서는 다이오드와 hold capacitor 를 이용하여 peak 값을 검출하도록 되어 있는데, 다이오드를 이용하는 경우 작은 입력 신호전압의 Peak 값을 검출하는 데 한계가 있다. 이러한 단점을 보완하고자 전류 거울형태의 Peak_Hold 회로를 설계하였다. 전류거울(current mirror)형태의 출력 신호의 duty error 를 줄이고 비트 에러율(Bit Error Rate)을 개선하는데 효과적이었다. 설계된 광수신기는 30dB 의 입력 dynamic range 와 입력 capacitance 3pF 에서 80MHz 의 대역폭을 가진다. 전력 소비량은 3.3V 전원 전압이 인가된 경우 약 150mW 정도이다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.13 no.4
• /
• pp.171-177
• /
• 2013

Due to the demand for high speed 3D graphic rendering, video file format conversion, compression, encryption and decryption technologies, the importance of digital signal processor system is growing rapidly. In order to satisfy the real-time constraints, high performance digital signal processor is required. Therefore, as in general purpose computer systems, digital signal processor should be designed as multicore architecture as well. Using UTDSP benchmarks as input, the trace-driven simulation has been performed and analyzed for the 2 to 16-core digital signal processor architectures with the cores from simple RISC to in-order and out-of-order superscalar processors for the various window sizes, extensively.