• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.121-122
• /
• 2016

본 논문에서는 중 고속 자기부상열차용 선형 유도전동기에서 나타나는 단부효과를 고려하여 중 고속 운전을 할 수 있는 제어 알고리즘을 제안한다. 선형 유도전동기에서 나타나는 단부효과를 수식적으로 분석하여 선형 유도전동기 시뮬레이션 모델을 구성하였으며, 단부효과의 영향을 보상하여 제어를 함으로서 선형 유도전동기 적합한 제어 알고리즘을 구성하여 시뮬레이션을 통하여 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.1130-1131
• /
• 2006

본 논문은 고속선에 사용 중인 UM71-C 궤도회로에 대한 전기적인 특성에 관한 시뮬레이션 실행결과를 나타낸다. 고속선 운행선상의 샘플개소를 선정하여 환경에 따른 선로정수를 구하고 전송라인의 특성임피던스와 전파정수를 반영시켜 레일전압과 전류에 대한 시뮬레이션을 수행하였으며, 차상검측시스템에서 측정되어진 검측데이터 파형과 비교하였다. 이러한 모델링 작업은 궤도회로 구성요소의 기능저하를 사전 예측하여 열차의 안전운행을 확보하기 위한 기초자료로 사용되어 질 수 있으며, 또한 차상검측시스템에서 얻어진 검측데이터와의 비교를 통해 유지보수에 활용 가능한 활용지침 및 분석기준을 작성하기 위해 필요하다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
• /
• pp.809-812
• /
• 2002

본 논문은 RSA 암호시스템에서 고속 모듈러 곱셈을 위한 최적화된 시스톨릭 어레이의 설계를 제안한다. 제안된 방법에서는 미리 계산된 가산결과를 사용하여 개선된 몽고메리 모듈러 곱셈 알고리듬을 제안하고, 고속 모듈러 곱셈을 위한 새로운 구조의 시스톨릭 어레이를 설계한다. 미리 계산된 가산결과를 얻기 위해 CLA(Carry Look-ahead Adder)를 사용하였으며, 이 가산기는 덧셈연산에 있어서 캐리전달 지연이 제거되므로 연산 속도를 향상 시킬 수 있다. 제안된 시스톨릭 구조는VHDL(VHSlC Hardware Description Language)을 사용하여 동작적 수준을 기술하였고, Ultra 10 Workstation 상에서 $Synopsys^{TM}$ 툴을 사용하여 합성 및 시뮬레이션을 수행하였다. 또한, FPGA 구현을 위하여 Altera MaxplusII를 사용하여 타이밍 시뮬레이션을 수행하였고, 실험을 통하여 제안한 방법을 효율성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제5권4호
• /
• pp.791-797
• /
• 2001

본 논문에서는 고속 대용량 ATM교환기에 쓰이는 스위칭소자들 중 서로 관련 있는 두 종류의 칩을 MCM기술을 이용하여 하나의 칩으로 구현하고 그 기능을 검증하였다. MCM은 소형화와 이종간 소자의 결합이 주목적으로 개발된 기술로서 하나의 패키지 상에 다양한 칩들을 실장 함으로써 칩간 지연시간이 시스템 성능향상을 가져오며 고성능화와 소형화가 시스템 개발에 도움으로 주는 기술로 각광을 받고 있는 기술이다. 고속 대용량화를 위해 구현된 MCM 스위칭 칩의 기능 검증을 위하여 기존에 개발된 칩들의 VHDL코드를 가지고 시뮬레이션 모델을 생성하였고, 시뮬레이션을 통해 모델링된 패턴의 입출력 값을 얻었다. 칩 테스트 장비에 패턴 값을 입력하여 시뮬레이션 결과와 비교함으로써 동작성능을 평가하였다. 본 연구에서 실행된 시뮬레이션은 SUN 워크스테이션 상에서 Synopsys툴을 사용하였고, 칩의 기능 시험은 Trillium장비를 사용하였다. 본 연구를 통하여 시뮬레이션을 통해 얻은 결과와 시험장비를 통해 얻은 결과를 비교한 결과 처음에 목적한 패턴의 시험에 대한 기능들이 일치됨을 알았다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2005년도 추계학술대회 및 정기총회
• /
• pp.93-101
• /
• 2005

본 논문에서는 원전 계측제어시스템 구축을 위해 개발된 원전용 PLC 시뮬레이터의 설계 사항에 관해 소개한다. 원전용 계측제어시스템은 원전이라는 특수한 환경과 제약으로 말미암아, 일반적인 시뮬레이터 개발보다 엄격한 요건을 만족해야 한다. 이러한 요건에는 다양한 테스팅을 통하여 제어 프로그램의 안정성을 보장할 수 있어야 하며, 다수의 계측제어 프로그램들을 고속으로 동시에 실행할 수 있어야 한다. 본 논문에서는 이러한 문제점들을 극복하고자 PLC 제어 프로그램의 컴파일러를 제작하고, Compiled-Code 시뮬레이션 기법을 적용하여 고속으로 실행할 수 있는 시뮬레이터 생성 방안을 고안해 내었다.

• 전력전자학회논문지
• /
• 제5권3호
• /
• pp.246-253
• /
• 2000

전동기의 제어기법과 제어기 등의 발달로 유도전동기는 산업용으로 널리 보급되고 있으며, 유도전동기를 고효율로 제어하기 위하여 PWM 인버터가 널리 사용되고 있다. 그리고 IGBT와 같은 고속 스위칭 소자의 발달로 인해 전압형 PWM 인버터의 스위칭 주파수가 증가가 가능하게 됐으며, 그로 인해 매우 우수한 동작 특성을 가지게 되었다. 그러나 고속 스위칭은 전압과 전류의 급격한 변화로 인해 매 스위칭마다 발생하는 고주파 성분의 커먼 모드전압과 전류를 발생하게 되고 이들은 베어링 전류와 축전압, 전도 및 방사 EMI, 기기의 절연수명 단축, 등의 악영향을 유발한다. 본 연구에서는 이러한 커먼 모드 전압과 전류에 대한 시스템 레벨 해석이 가능한 시뮬레이션 기법에 대해 실제 측정과 시뮬레이션을 통해 검정하였다. 이를 통해서 커먼 모드 전압과 전류가 PWM 인버터 시스템의 각 부에 미치는 영향을 쉽게 확인 할 수 있으며, 커먼 모드 전압과 전류의 저감을 위해 추가될 수 있는 부가적인 보조회로의 영향에 대해서도 제시된 시뮬레이션 기법을 통해 확인 할 수 있다.

• 한국전자통신학회논문지
• /
• 제12권5호
• /
• pp.771-776
• /
• 2017

고속철도시스템은 열차의 안전운행에 요구되는 각종 신호의 공급 및 정보의 교환을 위해 LTE를 기반으로 하는 LTE-R 방식의 이동통신기술을 사용하고 있다. 본 논문에서는 LTE-R 기반 고속철도통신에서 전송되는 응용트래픽의 전송성능을 분석하고, 이를 토대로 고속철도통신의 응용트래픽 운용 조건을 살펴본다. 성능 분석은 NS-2를 기반으로 하는 컴퓨터 시뮬레이션을 사용하며, VBR, CBR 등의 전송성능을 측정한다. 전송효율, 지연, 패킷손실율 등을 성능 측정 및 분석 파라미터로 사용한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1997년도 춘계 학술대회 발표집
• /
• pp.45-60
• /
• 1997

본연구의 목적은 1994년과 1995년의 연구 결과를 토대로 고속국도 교통류의 차량 추종, 차선 변경 특성을 현장 조사 자료를 통하여 분석·규명하고, 국내 고속도로의 교통류 특성을 반영할 수 있는 한국형 고속국도 모의실험 모형을 개발하는데 있다. 본 연구의 주요 결과는 다음과 같다. ▶ 국내 고속국도 교통류의 차두시간, 속도, 차량군의 크기, 차선 변 경, 중차량의 영향 등의 특성을 조사·분석하여 관련 매개변수와 모형식을 도출하였다. ▶ 차량 생성 모형은 개별 차량의 차두시간, 속도를 이용하여 구축하였으며, 중차량의 구성 비 율에 따른 속도 변화를 연구하여 그 결과를 모형 구축에 응용하였다. ▶ 차량 추종 모형은 1995년 연구에서 검증된 PITT-KLD 모형에 기반을 두었으며, 현장 실측 자료를 분석하여 차량 추종과 관련된 매개변수들을 설정하였다. ▶ 차선 변경 모형은 기본적으로 간격 수락 모형을 이용하였으며, 차선 변경시 임계 간격을 국내 운전자들의 유형에 따라 10가지로 설 정하였다. 차선 변경 확률은 현장 조사 자료를 기초로 한 경험적 모형을 구축하여 선정하였 으며, 마코프 연쇄 기법과도 비교·검토하였다. ▶ 개발된 모의실험 모형을 비교·평가하기 위 해 고속국도 합류부의 현장 조사 자료와 모의실험 모형을 비교·평가한 결과, 합류 이전 단 계에서는 실측치와 모형의 통계량이 어느 정도 유사한 양상을 보이지만 합류 이후 단계에서 는 차이를 나타내고 잇다.

• 한국전자통신학회논문지
• /
• 제15권6호
• /
• pp.1017-1022
• /
• 2020

LTE-R(: Long Term Evolution-Railway)은 고속열차시스템 운영을 위한 필수 기술로서 LTE를 기반으로 한다. 고속열차 이동속도는 상용인 400[㎞/h] 급을 넘어 최근에는 600[km/h] 급으로 향하고 있다. 고속열차 시스템 통신기술로서 LTE-R은 열차의 이동속도에 적합한 끊김없는 통신을 제공해야 한다. 본 논문에서는 이를 위한 LTE-R 핸드오버 기술로서 예측기반 핸드오버를 제시하고 그 성능을 분석한다. 본 논문은 NS(:Network SImulator)-3에 기반한 컴퓨터 시뮬레이션을 사용하여 수행한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.862-864
• /
• 2002

정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.