• The Transactions of the Korean Institute of Power Electronics
• /
• v.4 no.2
• /
• pp.111-121
• /
• 1999

This paper deals with an active gate drive (AGD) technolo밍T for high power IGBTs. It is based on an optimal c combination of several requirements necessmy for good switching performance under hard switching conditions, The s scheme specifically combines together the slow drive requirements for low noise and switching stress and the fast driver requirements for high speed switching and low switching energy loss The gate drive can also effectively dampen oscillations during low cunent turnlongrightarrowon transient in the IGBT, This paper looks at the conflicting requirements of the c conventional gate dlive circuit design and the experimental results show that the proposed threelongleftarrowstage active gate dlive t technique can be an effective solution.

• Proceedings of the KIPE Conference
• /
• 2006.06a
• /
• pp.447-449
• /
• 2006

본 논문에서는 변압기를 이용한 새로운 PDP용 전력회수회로를 제안한다. 2권선형 변압기를 이용하여 패널에 저장된 에너지를 전원으로 회생시켜 방전 이외의 용량성 부하로 기인하는 전력손실을 최소화 한다. 제안된 회로는 주스위치의 영전압 스위칭과 보조 스위치의 영전류 스위칭이 가능하고 변압기를 이용하기 때문에 권선비에 의한 자유로운 공진에너지 조절이 가능한 장점을 갖는다. 변압기 이용으로 인해 영전압 및 고속구동을 위한 천이시간 증가시 전류주입모드와 전압인가모드를 동시에 사용할 수 있는 장점을 갖는다. 제안된 회로의 성능과 하이브리드 모드 구동시에 나타나는 장점을 42인치 PDP적용실험을 통해 검증해본다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.16-18
• /
• 2002

고속 회로 합성에 있어서, Wallace 트리 스타일은 연산을 위한 가장 효율적인 수행 방식의 하나로 인식 되어졌다. 그러나, 이러한 방법은 빠른 곱셈기의 수행이나 여러가지 연산수행 에 있어, 입력 시그널을 고려하지 않은 일반적인 구조로 수행되어졌다. 본 논문은 연산기에 있어서 이러한 제한점을 극복하는 문제를 다룬다. 우리는 캐리-세이브 방법을 덧셈, 뺄셈, 곱셈 이 혼합되어 있는 일반적인 연산 회로에 적용한다. 그 결과 효율적인 회로를 생성하며, 시그널 들의 임의의 시그널 스위칭 변화에 대해 회로의 전력 소모를 최적화 한다. 우리는 이러한 최적화 방법을 여러 디지털 필터에 적용시켜 보았고 이는 기존의 비트 단위가 아닌 캐리-세이브 수행방법보다 상당한 양의 전력 소모의 향상을 보였다.

• Journal of KIISE:Software and Applications
• /
• v.36 no.8
• /
• pp.616-622
• /
• 2009

Thanks to Dynamic Capacitance Control (DCC) technique, response time of an LCD display has greatly improved. However, DCC requires hi-speed memory for the real-time writing/reading of an image of a previous frame, which results in increases in hardware overhead and cost. In this paper, we propose Modified Exponential Golomb (MEG) coding, a low-complex high-speed image compression method, which can remarkably reduce memory requirement for DCC. We also propose a pixel-wise DCC switching technique to prevent a compression error from affecting the quality of a final image on LCD. In our experiment, the degradation in visual quality was not noticeable when we cut the DCC memory size of 1080i HD data by 1/3.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.13 no.2
• /
• pp.88-94
• /
• 1999

This paper describes the high efficiency inverter ballast circuit using very cheap microprocessor, which has been developed by the author. A variety of soft-switching techniques have been proposed to reduce the switching losses and EMI publems that accur with higher switching frequencies in switched inverter ballast 1be inverter ballast circuit, which employs a temperature sensing circuits has been also proposed to improve starting performance of the fluorescent lamps. That is, the inverter ballast circuit, which employs a soft-starting circuits and soft-switching techniques to implement the power factoc correcticn and to mitigate of power-loss and iocrease a life time of the fluorescent lamps, has become an attractive performance forballasting the fluorescent lamps. In this paper, the operation and the control of the inverter ballast are described in detail and experimental results are presented. As the experimental results, when enviroment temperatture is at TEX>$-40^{\circ}C$, the inverter ballast circuit has low THD(4.8%) of the input current and large power factor(98%) of the lamp current. The proposed improved ballast circuit awears to be a good performance for ballasting fluorescent lamps. lamps.

• Journal of KIISE:Computing Practices and Letters
• /
• v.14 no.3
• /
• pp.311-315
• /
• 2008

The switching fabric used to make high speed switching for packet transfer between input and output interface in recent internet environments. Without making any changes in order to remain ATM switching fabric, the existing structures should split/reassemble a packet to certain size, set aside cross-point buffer and will put loads on the system. In this paper, we proposed a new switch architecture, which has separated data memory plane and switching plane packet data will be stored on the separate memory structure and simultaneously only the part of the memory address pointers can pass the switching fabric. The small mini packets which have address pointer and basic information would be passed through the switching fabric. It is possible to achieve the remarkable switching performance than other switch fabrics with contending variable length packets.

• Journal of IKEEE
• /
• v.26 no.4
• /
• pp.553-559
• /
• 2022

In this paper, RC snubber circuit design technology for oscillation suppression in half-bridge configuration of cascode gallium nitride (GaN) field effect transistors (FETs) is analyzed. A typical wide band-gap (WBG) device, cascode GaN FET, has excellent high-speed switching characteristics. However, due to such high-speed switching characteristics, a false turn-off problem is caused, and an RC snubber circuit is essential to suppress this. In this paper, the commonly used experimental-based RC snubber design technique and the RC snubber design technique using the root locus method are compared and analyzed. In the general method, continuous circuit changes are required until the oscillation suppression performance requirement is met based on experimental experience . However, in root locus method, the initial value can be set based on the non-oscillation R-C map. To compare the performance of the two aforementioned design methods, a simulation experiment and a switching experiment using an actual double pulse circuit are performed.

• Proceedings of the Optical Society of Korea Conference
• /
• 2002.07a
• /
• pp.184-185
• /
• 2002

고속의 광 통신망을 구축하기 위해서는 대용량의 광 스위치가 요구된다. 이러한 대용량의 광 스위칭 시스템을 구성하는 단위 스위치는 작은 크기, 작은 손실, 높은 소멸비 등과 같은 특징을 가지고 있어야 하며 또한 편광에 따른 성능의 변화가 작아야한다. 최근 융합 수직 방향성 결합기(Fused Vertical Coupler, FVC)의 연구를 통하여 매우 짧은 소자 길이를 가지며 매우 높은 소멸비를 얻을 수 있는 수직 방향성 결합기 스위치가 제안되었다. (중략)

• Electronics and Telecommunications Trends
• /
• v.13 no.2 s.50
• /
• pp.1-9
• /
• 1998

고속 광 시스템에서 필요로 하는 광 재생 중계기, 시간 분할 스위칭 시스템이나 다중 분리화 회로 및 클럭 재생 기술이 필수적이다. 본 고에서는 고주파수 광 클럭 추출을 구현하기 위해서 활발히 진행되고 있는 광 클럭 재생 기술의 최근 개발 동향을 분석해 보고자 한다. 아직은 어느 하나도 완벽한 방법이라 할 수 없겠지만, 각 방법의 장단점을 헤아려 보고 구성하고자 하는 통신망에 적절한 광 클럭 재생기술을 채택하여 사용하는 것이 필요하리라 본다.

• Proceedings of the KIEE Conference
• /
• 2006.10a
• /
• pp.99-100
• /
• 2006

절연 게이트 바이폴라 트랜지스터 (Insuialed atc Bipolar Transistor : IGBT)는 높은 전류구동 능력과 높은 입력 임피던스 특성으로 인해 대전력 스위칭 소자로 널리 응용되고 있다. 특히, 대용량 모터 구동을 위해 응용되는 경우, 모터의 부하 특성상, 모터의 단락에 의한 단락 회로 (Short-circuit fault) 현상을 비롯한 클램핑 다이오드의 파손으로 인한 unclamped 유도성 부하 스위칭 (UIS) 상황에서 견딜 수 있도록 설계되어야 한다. 이를 위해, 이전 연구를 통해 Floating p-well을 600V급 IGBT에 도입함으로써 UIS 상황에서 IGBT가 견딜 수 있는 에너지(항복 에너지)륵 증가시키고 Floating p-weil 전압을 감지함으로써 단락 회로 상황에서 IGBT가 보호될 수 있도록 보호회로를 제안하고 검증하였다. 그러나 이 보호회로는 수평형 금속 산화막 반도체 전계 효과 트랜지스터 (Latcral MOSFET)로 제작됨으로써 보호회로 기능을 수행하기 위해서는 넓은 면적을 요구하였다. 또한, 정상적인 동작 상황에서 오류를 감지 (오류 감지: False detection)하는 동작으로 인해 추가적인 filter를 요구함으로써 보호회로 동작 속도를 감소시켰다. 이러한 단점을 해결하기 위해, 수평형 절연 게이트 바이폴라 트랜지스터 (Lateral IGBT : LIGBT)를 보호회로에 적용함으로써 LIGBT의 높은 전류 구동능력을 이용하여 기존 보호회로 면적의 30% 수준의 보호회로를 구현하였다. 또한, 구현된 보호회로는 오류 감지 현상을 제거함으로써 보호회로의 동작 속도를 개선하였다. 제안된 보호회로와 1200V급 IGBT는 7장의 마스크를 이용한 표준 수평형 IGBT 공정을 이용하여 제작되었으며, 특히, 전자빔 조사를 이하여 턴오프 속도를 개선함으로써 고속 스위칭에 적합하도록 최적화 되었다.