• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.2280-2282
• /
• 2005

전기 기기의 스위칭 동작시 발생하는 아크로 인한 화재 및 감전사고가 발생하고 있다. 본 논문에서는 간단한 스위칭 동작을 할 수 있는 회로를 구성하여 아크방전을 시킨 후 고속 카메라를 이용하여 아크 방전의 거동 과정을 분석하였다. 또한, 유한요소해석법으로 전자계 현상을 분석하였다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.07a
• /
• pp.234-235
• /
• 2003

오늘날 급속한 인터넷 사용량 증가로 인해 광통신 시스템의 고속화와 대용량화의 필요성은 점점 커지고 있다. 이에 광신호 처리에 있어서 초고속 광 스위칭과 파장분할 다중화 방식이 활발히 연구되고있으며, 특히 주기적으로 분극 반전된 리튬나오베이트(LiNbO$_3$：PPLN)를 이용한 스위칭 소자나 파장 변환기에 대한 연구가 많이 진행되고 있다. PPLN 제작을 위하여 최근에는 고압의 전계를 리튬나오베이트(LiNbO$_3$)에 인가하는 방법이 우수한 특성으로 인하여 주로 사용되고 있다. (중략)

• KIPE Magazine
• /
• v.27 no.3
• /
• pp.26-30
• /
• 2022

핸드폰, 노트북 빛 태블릿 PC와 같이 휴대할 수 있는 전자기기의 사용량이 높아질수록 대용량의 배터리를 필요로 하게 된다. 배터리 사양이 높아질수록 대용량의 배터리를 빠르게 충전시키는 어댑터 (Adapter)는 필수 요구 사항이 되었다. 고속 충전을 하기 위해선 높은 전류 공급 능력이 필요하며, 휴대성을 높이기 위해서 사이즈를 최소화하여 설계되어야 한다. 고효율 및 고밀도를 요구하는 시장에 걸맞게, 어댑터 시장 역시 Topology부터 사용 소자까지 많은 발전 중에 있다. 어댑터에 사용되는 대표적인 Topology는 절연에 용이하며 회로구조가 간단한 저비용, 고효율 Flyback Converter 회로가 기본적으로 사용된다. 하지만, 이 구조는 스위칭 주기마다 스위치 양단 전압 및 전류의 중첩에 의한 스위칭 손실이 불가피 하다는 단점이 존재한다. 그 단점을 보완하기 위해 RCD 스너버로 클램핑을 시켜줌과 동시에 변압기의 자화 인덕턴스와 스위치의 기생 커패시터의 공진 현상을 이용하여 스위치 양단 전압 V_DS가 최소화되는 지점에서 다음 스위칭 동작을 수행하는 QR(Quasi-Resonant) Flyback Converter를 사용한 어댑터가 시장에서 주로 보였다. 하지만 QR Flyback Converter 역시 기존 방식보다 유리하지만 이 또한 스위칭 주파수 증가에 따른 한계가 존재한다. 따라서 현재는 영전압 스위칭 (Zero Voltage Switching, ZVS)이 가능한 ACF(Active Clamp Flyback) Converter 회로의 연구 개발이 활발히 진행되고 있다. 이때 스위칭 특성이 우수한 GaN-FET를 적용한 어댑터가 시장에 출시되고 있다. 특히, 이 시장에서는 GaN 소자를 적용한 어댑터를 차세대 전력 반도체 적용이라는 마케팅에도 이용되는 것을 확인할 수 있다.

• Korean Journal of Optics and Photonics
• /
• v.9 no.5
• /
• pp.348-352
• /
• 1998

By employing the Berreman's backflow model, we investigated the effect of liquid crystal parameters on the optical switching characteristics of a bistable twisted-nematic liquid crystal cell. We found that d/p is the most important parameter for high speed operation.

• Proceedings of the KIEE Conference
• /
• 1999.07b
• /
• pp.788-790
• /
• 1999

고주파 열처리 유도로의 설계에서 품질의 향상을 위하여 인버터의 고주파 기술이 요구되고 있다. 본 연구에서는 고주파 유도가열 장치의 대용량, 고주파 화를 실현하기 위하여 회로 설계 기술과 제어방식을 제안하였다. 부하 공진 인버터는 H형 전-브리지로 구성하고 각 암 당 IGBT를 2병렬로 조합하여 구성하고 부하는 직병렬 공진회로로 구성한다. 스위칭 동작은 8개의 IGBT중 각 암 당 2개씩 순차제어하여 고속 대용량의 고주파 전력을 출력시킨다. 또한 스위칭은 스위치 턴온 오프시에 스위칭 손실을 줄이기 위해 ZVS기법을 도입한다. 제어는 고정주파수 PWM제어를 하여 전력변환 효율을 극대화한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.12
• /
• pp.2633-2640
• /
• 2009

We design a small-area, low-power, and high-speed EEPROM for touch screen controller IC. As a small-area EEPROM design, a SSTC (side-wall selective transistor) cell is proposed, and high-voltage switching circuits repeated in the EEPROM core circuit are optimized. A digital data-bus sensing amplifier circuit is proposed as a low-power technology. For high speed, the distributed data-bus scheme is applied, and the driving voltage for both the EEPROM cell and the high-voltage switching circuits uses VDDP (=3.3V) which is higher than the logic voltage, VDD (=1.8V), using a dual power supply. The layout size of the designed 128-KBit EEPROMIP is $662.31{\mu}m{\times}1314.89{\mu}m$.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.16 no.2 s.93
• /
• pp.167-173
• /
• 2005

The isolation of the series PIN diode switch is restricted by the parallel capacitance of PIN diode and the switch driver circuit limits switching speed of PIN diode switch. To overcome these problems, a high isolation and high switching speed Pin diode switch is proposed adapting the parallel resonant inductance and TTL compatible switch driver circuit. The measurement results of the 3 GHz PM diode switch show 1 GHz frequency band, less than 1.5 dB insertion loss, 65 dB isolation, more than 15 dB return loss and less than 30 ns switching speed. In particular the 3 GHz PIN diode switch using the parallel resonant inductance exhibits the improvement of isolation by 15 dB.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.7
• /
• pp.39-46
• /
• 2009

A fast-switching current-pulse driver for light emitting diode (LED) backlight is proposed. It uses a regulated drain current mirror (RD-CM) [1] and a high-voltage NMOS transistor (HV-NMOS). It achieves the fast-response current-pulse switching by using a dynamic gain-boosting amplifier (DGB-AMP). The DGB-AMP does not discharge the large HV-NMOS gate capacitance of the RD-CM when the output current switch turns off. Therefore, it does not need to charge the HV-NMOS gate capacitance when the switch turns on. The proposed current-pulse driver achieves the fast current switching by removing the repetitive gate discharging and charging. Simulation results were verified with measurements performed on a fabricated chip using a 5V/40V 0.5um BCD process. It reduces the switching delay to 360ns from 700ns of the conventional current-pulse driver.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07a
• /
• pp.373-376
• /
• 2004

전력전자 회로의 고속화에 따라 정류기의 역할은 점차 중요해지고 있다. 전원장치의 compact화 및 초소형화에 따라 스위칭 주파수는 높아지고 있다. 최근 전원장치의 on-line 뿐만 아니라 off-line에서의 효율을 향상시키려면 도통손실 및 스위칭 손실을 최소화를 요구받고 있다. 스위칭 주파수가 증가함에 따라 power rectifier는 도전 및 스위칭 손실의 최소화를 위해서는 스위칭 손실의 주된 원인인 역회복 특성을 잘 파악해야 한다. 이를 위해 본 고에서는 최근 제작된 SiC SBD의 역회복 특성을 분석을 위한 $t_{rr}$, 측정을 위한 $t_{rr}$ Tester를 MIL-STD-750-4031.4에 참고하여 제작하였으며, 제작된 $t_{rr}$ Tester를 이용하여 SiC SBD의 $t_{rr}$의 측정결과에 대해 기술하였다.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.11
• /
• pp.55-63
• /
• 1999

A new CMOS If Package design methodology is presented, analyzing the electrical characteristics of a package and its effects on the CMOS digital circuits. An analytical investigation of the package noise effects due to the simultaneous switching of the gates within a chip, i.e., simultaneous switching noise (SSN) is performed. Then not only are novel design formula to meet electrical constraints of the Package derived, but also package design methodology based on the formula is proposed. Further, in order to demonstrate the Proposed design methodology, the design results are compared with HSPICE (a general purpose circuit simulator) simulation for $0.3\mu\textrm{m}$-based CMOS circuits. According to the proposed design procedures, it is shown that the results have excellent agreements with those of HSPICE simulation.