• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.11 no.1
• /
• pp.64-72
• /
• 2001

This paper is on a design of the high-speed cipher IC using IDEA algorithm. The chip is consists of six functional blocks. The principal blocks are encryption and decryption key generator, input data circuit, encryption processor, output data circuit, operation mode controller. In subkey generator, the design goal is rather decrease of its area than increase of its computation speed. On the other hand, the design of encryption processor is focused on rather increase of its computation speed than decrease of its area. Therefore, the pipeline architecture for repeated processing and the modular multiplier for improving computation speed are adopted. Specially, there are used the carry select adder and modified Booth algorithm to increase its computation speed at modular multiplier. To input the data by 8-bit, 16-bit, 32-bit according to the operation mode, it is designed so that buffer shifts by 8-bit, 16-bit, 32-bit. As a result of simulation by 0.25 $\mu\textrm{m}$ process, this IC has achieved the throughput of 1Gbps in addition to its small area, and used 12,000gates in implementing the algorithm.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2021.11a
• /
• pp.506-507
• /
• 2021

대용량 실험데이터를 생성하는 가속기, 전자현미경, 전파망원경 등과 같은 첨단 실험장비들의 기술적 발전으로, 생성되는 실험데이터의 규모가 폭발적으로 증가하고 있다. 이에 따라, 데이터 분석연구에 대용량 데이터의 저장이 가능하고, 데이터 분석에 필요한 고성능 계산 서버를 갖춘 전문 데이터센터의 활용이 증가하고 있다. 본 논문에서는 이러한 전문 데이터센터를 연계한 데이터 분석 연구환경구축에서 가장 기본이 되는 데이터수집을 위한 고성능 데이터 전송 시스템을 구현하고, 이를 적용한 사례를 통해 제안하는 시스템의 효율성을 검증한다.

• Journal of Korea Multimedia Society
• /
• v.6 no.3
• /
• pp.488-495
• /
• 2003

With the development of networks, multimedia communication has expanded its application field. From the remote control for household electric appliances to medicine, games, video conferencing and multimedia chatting, multimedia communication is being used in all parts of our lives. This multimedia communication requires the transmission of a lot of data at high speed. But if the transmission rate of the communication network exceeds the processing speed of being used in the high speed network environment, a bottleneck occurs in each node and deteriorates the performance of the network. This is the main reason for the slow speed of data transmission and packet loss. In this paper, considering the client's processing performance, reception performance was predicted and the way of flow control was shown. The computing performance of relevant Processor and its performance was estimated through the actual implementation.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.38 no.4
• /
• pp.389-394
• /
• 2010

This paper describes the conceptual design of mass memory unit for high speed data processing and mass memory management in the STSAT-3 compared to that of STSAT-2. The FPGA directly controls the data receiving from two payloads with the maximum 100Mbps speed and 32Gb mass memory management to satisfy these requirements. We used SRAM-based FPGA from XILINX having fast operating speed and large logic cells. Therefore, the Triple Modular Redundancy(TMR) and configuration memory scrubbing techniques will also be used to protect FPGA from Single Event Upset(SEU) in space.

• 한국HCI학회:학술대회논문집
• /
• 2009.02a
• /
• pp.168-172
• /
• 2009

Recently, while 3D sports game increases, the research that it recognizes the operation of the real user actively progresses. Most of all, the research about the golf is active. In this paper, the image acquiring in a high-speed CCD camera measures the flight data of the golf ball through the image processing. While photographing, the high-speed camera, using this system, exposes an image at regular intervals. And line scan camera checks whether the golf ball passed or not. After the location information of the calculated golf ball calculates a speed and a direction by using the physical formula, it applies the golf simulation.

• Journal of Scientific & Technological Knowledge Infrastructure
• /
• s.4
• /
• pp.113-123
• /
• 2001

슈퍼컴퓨팅센터의 경우, 사용자의 대규모 프로그램을 처리하기 위해서는 우수한 CPU 성능, 방대한 양의 출력 데이터를 관리 및 저장할 수 있는 저장장치의 능력과 용량, 그리고 슈퍼컴퓨팅센터간 혹은 슈퍼컴퓨팅센터와 사용자간을 연결하는 고속 네트워크가 필요하며, 이 세 요소가 균형있게 발전해야만 슈퍼컴퓨터 활용의 극대화가 가능하게 된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.05a
• /
• pp.525-526
• /
• 2023

최근 빅데이터를 처리하기 위한 고용량의 저장장치의 연구가 활발하게 진행되고 있다. 특히 낸드 플래시 메모리 기반 저장장치인 SSD(Solid State Drive)는 고속 데이터 처리가 가능하기 때문에 다양한 저장 시스템에서 사용되고 있다. 그러나 낸드 플래시 메모리는 읽기 속도가 빠르고 쓰기 속도가 느린 비대칭 구조를 가지고 있어 데이터 쓰기 작업이 진행 중일 때 다른 작업이 대기하게 되어 전체적인 시스템 성능에 영향을 미칠 수 있다. 이에 대해 대부분의 연구에서는 쓰기 성능을 개선하기 위한 버퍼 관리 정책들이 제안되었다. 기술의 발전으로 쓰기 성능은 개선되었지만, 그에 비해 읽기 성능이 저조한 문제가 있다. 본 논문에서는 읽기 성능이 쓰기 성능보다 취약한 점을 분석하고 플래시 메모리 내에 저장장치 속도를 개선하기 위해 앞으로 읽기 요청 가능성이 있는 예상 데이터를 선형회귀 모델을 적용하여 전송 대기 시간 중 미리 읽는 정책을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.16-18
• /
• 2002

다차원 데이터를 온라인으로 분석하기 위해서는 사전에 집계 테이블들을 계산해 둔다. 대용량 고차원 데이터의 경우는 집계 테이블의 분량이 천문학적으로 방대하기 때문에 사전 집계 계산이 현실적으로 불가능한 경우가 많다. 고차원 데이터 처리에 관한 연구로는 데이터의 차원 수를 감소시키거나 인덱스를 압축하여 질의처리 시간을 단축하려는 연구를 들 수 있는데, 이러한 방법들은 고차원 데이터의 온라인 분석시에 발생하는 데이터 폭발 현상을 근본적으로 해결하지는 못한다. 본 연구에서는 고차원 데이터가 분석될 때 실제로 저차원 집계 테이블들이 주로 사용된다는 점에 착안하여 데이터 폭발 현상을 감소시키면서 데이터를 분석하는 방안을 제시한다 이 방법은 사전 집계 연산을 할 때 크기가 방대한 고차원 집계 테이블들의 생성을 생략하고, 3-6차원 또는 그 이하 차원의 집계 테이블들만을 고속으로 동시에 생성하는 방법이다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2005.11a
• /
• pp.331-334
• /
• 2005

현재 무선 이동통신의 발달로 고속 신뢰성 높은 데이터 전송을 요구하고 있다. 그러나 무선 이동통신 환경은 데이터 전송 시 지연과 간섭 등에 의해 주파수 선택성 페이딩을 가진다. OFDM은 주파수 선택성 페이딩에 영향을 받는 통신 시스템에서 채용되는 강력한 기술이다. OFDM에 적응 변조와 함께 송수신기에 다중의 안테나를 설치함으로서 채널 지연 확산에 강력히 대응한다. 본 논문의 연구는 MIMO 시스템에 적용된 적응 변조를 가진 OFDM이다. OFDM 각 서브채널의 상태에 따라 최적의 비트값을 할당하고 전력을 제어한다. 본 논문에서 제안한 적응비트로딩 MIMO-OFDM 시스템을 사용하면 현재의 시스템보다 더 좋은 BER을 가지며 고속 통신할 수 있다.

• The Journal of the Acoustical Society of Korea
• /
• v.17 no.5
• /
• pp.63-68
• /
• 1998

광대역 정보통신망(B-ISDN)에 적합한 직접 제공법의 스트리밍모드 비연결형 서버 는 단일 셀의 전송시간 동안 셀의 송·수신 및 룩업(lookup)을 수행해야 한다는 시간적인 제약을 받기 때문에 버스트 트래픽(Burst Traffic)이 발생했을 경우 셀 손실이 많다는 단점 을 가지고 있다. 따라서 본 논문에서는 ATM 망의 스트리밍 모드 비연결형 서버가 고속으 로 데이터를 처리하여 셀 손실을 줄일 수 있도록 하기 위해 DBLCAM을 제안하였으며, 입 력 VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)에 대한 연결 번호를 출력하 는 기능의 포워딩 테이블 VPC맵을 제안된 DBLCAM과 이중 포트 SRAM을 이용하여 설계 하였다.