• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.177-181
• /
• 2004

현재 가장 각광을 받고 있는 무선기술인 무선랜(Wireless LAN) 기술의 핵심인 매체접속제어 알고리즘의 구현에 관한 연구로서, 모뎀, RF 와 host interface를 제어하는 핵심알고리즘인 MAC을 IEEE 802.11 spec에 제시된 기능을 H/W와 S/W를 이용하여 구현함으로 기존의 상용 무선 AP(Access Point)와 고속의 송수신이 가능한 수준까지를 구현하였다. 실제 구현 시 상용제품을 가지고는 테스트가 불가능하여 모뎀 및 RF 부분만 모들을 사용하여 실제 구현한 모들을 테스트하였다. 또한 실제 구현한 모듈은 채널상의 CRC 및 FCS 에러를 고려하여 설계하였으며, 추후 고속의 무선 랜 시스템 구축에 활용될 것으로 기대된다.

• 한국통신학회논문지
• /
• 제26권5A호
• /
• pp.879-888
• /
• 2001

본 논문에서는 무선 LAN의 MAC 계층 프로토콜을 고속으로 처리하는 MAC 기능 칩을 개발하였다. 개발된 MAC 칩은 CPU와의 인터페이스를 위한 제어 레지스터들과 인터럽트 체계를 가지고 있으며, 프레임 단위로 송수신 데이터를 처리한다. 또한 PFDM 방식 물리계층 모뎀을 위한 직렬전송 인터페이스를 가지고 있다. 개발된 MAC 칩은 크게 프로토콜제어기능 블록, 송신기능 블록 및 수신기능 블록 등으로 구성되었으며, IEEE 802.11 규격에 제시된 대부분의 DCF 기능을 지원한다. 구현된 MAC 칩의 동작을 검증하기 위해 RTS-CTS 절차 기능, IFS(Inter Frame Space) 기능, 액세스 절차, 백오프 절차, 재전송 기능, 분할된(fragmented) 프레임 송수신 기능, 중복수신 프레임 검출 기능, 가상 캐리어 검출기능(NAV 기능), 수신에러 발생 경우 처리 기능, Broadcast 프레임 송수신 기능, Beacon 프레임 송수신 기능, 송수신 FIFO 동작 기능 등을 시뮬레이션을 통해 시험하였으며, 시험 결과 모두 정상적으로 동작함을 확인하였다. 본 논문을 통해 개발된 MAC 기능 칩을 이용할 경우 고속 무선 LAN 시스템의 CPU 부하(load)와 펌웨어의 크기를 크게 줄일 수 있을 것으로 기대된다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2010년도 추계학술대회
• /
• pp.12-13
• /
• 2010

본 논문에서는 USB(Universal Serial Bus) 인터페이스를 이용하여 PC와 하드웨어 사이의 영상을 송수신 하는 시스템을 제안한다. 구현된 시스템은 PC에서 스테레오 캠으로부터 획득된 좌안, 우안 영상을 USB 인터페이스를 이용하여 고속으로 하드웨어에 전송해주고, 하드웨어에서 생성된 깊이 맵을 고속으로 전송받도록 구성되어 있다. Cypress사의 USB2.0 컨트롤러 칩인 CY68013A를 사용하여 구현하였으며, USB칩과 FPGA와의 인터페이스는 GPIF(General Programmable Interface)를 이용하여 병목현상이 없이, 고속의 데이터 전송을 달성하도록 하였다.

• 한국HCI학회:학술대회논문집
• /
• 한국HCI학회 2006년도 학술대회 1부
• /
• pp.7-14
• /
• 2006

본 논문에서는 3D 복원과 카메라 측정과정 없이 정확하게 카메라 자세를 계산하고 가상객체를 비디오에 합성하기 위한 단일 프레임 기반의 고속 계산 기법을 제안한다. 객체의 로컬 좌표와 단일 이미지에서의 대응되는 이미지 좌표로부터 카메라 자세를 계산한다. 정사영 투영모델에서의 분해기법에 기반한 구조 계산 방법으로 카메라 자세의 고속 추정이 가능하다. 정사영 투영모델에 기반하기 때문에 참조점의 설정에 따라 정확도가 달라진다. 객체에 따라 참조점을 설정하여 정확한 카메라 자세를 계산하는 방법을 제안한다. 카메라 자세 및 물체의 형태는 단일 프레임 기반으로 수행되며 카메라 자세 추정 결과가 즉시 비디오 합성에 사용될 수 있도록 하였다. 제안하는 기법의 유효성 입증을 위해 실사 비디오에 기반한 증강현실시스템을 구현하고 카메라 자세 계산과 비디오 합성의 전체 과정을 단일 프레임에 기반하여 실험을 수행하고 제안 기법의 실용성을 보였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2017년도 하계학술대회
• /
• pp.213-214
• /
• 2017

홀로그램을 생성하기 위해서 많은 양의 계산을 필요하기 때문에 고속 홀로그램 생성 방법이 필요하다. 본 논문에서는 다중 프로세서와 다중 GPGPU의 스케줄링을 이용하여 고속화 하는 방법을 제안하고 구현하였다. 다중 프로세서를 이용하여 입력과 출력부분을 나누어 동기화 동작을 줄이고, 버퍼를 이용하여 커널과 커널 사이의 대기 시간을 줄일 수 있도록 스케줄링 하였다. nVidia사의 GTX680(Kepler구조) 2개를 이용하여 구현하였을 때, 이전 연구에서 제안한 방법에 비하여 약 70% 정도 계산시간을 줄일 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.1029-1030
• /
• 2006

본 논문에서는 리얼게인사의 DSP를 사용하는 고속설계시스템에 의한 부하토크관측기 및 속도 제어기의 설계에 대하여 소개한다. 고속설계시스템은 CEMTool/SIMTool 소프트웨어 프로그램과 RG-DSPIO 제어보드, AUTOTool 프로그램으로 구성되어 있고 이것을 DC Motor 구동시스템에 사용하였다. SIMTool 블록들을 사용함으로써 짧은 시간동안에 다양한 형태의 제어기를 설계 및 구현할 수 있도록 해주는 장점이 있기 때문에 DC Motor의 부하토크관측기 및 속도제어기를 제어 목적에 따라서 쉽게 설계하고 구현할 수 있다.

• 마이크로전자및패키징학회지
• /
• 제5권2호
• /
• pp.21-26
• /
• 1998

대용량, 고속데이터 처리가 요구되는 System 개발은 이들의 복잡하고 고기능의 회 로 구현이 가능하냐에 달려 있고 또한 이들고기능 요구를 가장 잘 만족할수 있는 패키지는 MCM 이라 할 수있다. 시스템의 고속화, 소형화는 회로의 복잡성을 요구하는 있는 이를 패 키지로 구현하는 MCM은 시험성 확보에 심각한 문제점으로 나타나고 있다. 본 논문에서는 고밀도 구조의 MCM 기판에 대한 Interconnetion Line 시험검증을 위한 Flying Prober의 적 용 및 모듈 패키징 공정에 대한 조립성 검증을 위한 BST에 대해 설명한다. 연구에 사용된 MCM 모듈은 MCM-D 공정으로 제작되었으며 31um 신호선폭, 50um Via Hole Dia. 5신호 선층 5절연층 및 455 Net의 기판으로절연층은 Dow chemical의 BCB-4024/4026을 적용하였 다. 조립은 3 ASIC, 24소자 실장 및 2000 Wire Bonding으로 이루어지며 패키지는 방열특성 을 고려한 BGA(491 I /O,50mil pitch)를 개발하여 사용하였다. MCM 기판의미세패턴으로 구성된 Interconnection Line에 대해 Fine Ptich Probing이 가능한 Flying Prober를 사용하 여 평가하였으며 BST를 이용하여 실장소자의 KGD평가 및 능동, 수동소자가 실장된 MCM Package의 조립시험성을 확보할수 있었다.

• Journal of Welding and Joining
• /
• 제29권3호
• /
• pp.19-26
• /
• 2011

본 논문에서는 액체의 표면장력을 이용하여 복수의 KGD 들을 웨이퍼 상태에서 일괄접합함으로써, 높은 수율의 삼차원적층칩을 빠른 생산성으로 제작할 수 있는, 고속 고정밀 접합기술인 자기조직화정합 (Selfassembly) 기술에 대해 소개를 하였다. 본 연구실에서 개발한 self-assembly 기술을 적용하여 5mm 각(角) 크기의 칩 500개를 1초 이내에 평균 $0.5{\mu}m$ 정도의 높은 정밀도로 8인치 웨이퍼상에 일괄접합시키는데 성공하였다. Self-assembly 기술에 의한 삼차원 칩 적층방식은, 기존의 pick-and-place 적층방식에서 높은 정밀도의 접합특성을 확보하는데 필요한 공정시간을 혁신적으로 단축하는 것이 가능하고, 웨이퍼 레벨에서 복수의 KGD 들을 일괄접합하는 것이 가능하므로, 향후 TSV 기술의 양산화를 실현하는데 적합한 고속 고정밀 접합 기술로서 기대가 크다. 현재 본 연구실에서는 두께가 $50{\mu}m$ 이하의 얇은 LSI 칩 및 메탈범프가 형성된 LSI 칩 등을 이용하여, self-assembly 기술에 의한 삼차원 적층형 집적회로 구현을 위한 접합기술을 개발 중에 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.207-210
• /
• 2003

고속의 수십기가급의 VPN을 구현할 수 있는 제품은 방화벽시스템(Firewall), 라우터, 인터넷 게이트웨이, 원격 접속 서버(Remote Access Server), Windows NT Server, VPN 전용 장치 그리고 VPN 소프트웨어 등을 들 수 있지만, 현재까지 어떤 제품 그리고 기술도 지배적인 방법으로 대두되지는 않고 있다. 국내외적으로 수십Giga급 이상의 VPN 보안장비와 관련된 체계화된 이론의 부족으로 인하여 관련된 연구는 많이 부족한 현실이며, 체계적이고 전문적인 연구를 수행하기 위해서는 많은 연구 활동이 필요하다. 결과적으로 향후 차세대 초고속 네트워크에서의 정보보호와 효과적인 네트워크 자원을 활용하기 위해서는 반드시 수십Giga급 이상의 VPN 보안장비에 패한 연구가 활발히 진행되리라 예상된다. 따라서 본 논문에서는 수십Giga급의 고속 정보보호시스템 구현 시 반드시 필요로 되는 암호화 칩의 성능을 비교 분석하고, 가능성을 제시한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.329-330
• /
• 2000

기가비트 속도를 지원하는 고속 라우터의 IP 주소 검색은 소프트웨어로 구현할 수 없다는 일부의 믿음과는 달리 소프트웨어만으로도 고속 IP 주소 검색의 구현이 가능하다. 기가비트 라우터의 IP 주소 검색은 최장 프로픽스일치 기법을 사용하여 라우팅 엔트리를 검색하는데, 56Gbps 속도를 지원하기위해서는 평균 513byte의 패킷을 800 nsec 이하의 속도로 처리하여야 한다. 본 논문에서는 범용 펜티엄 프로세서의 캐쉬 크기에 적합한 고속 라우팅을 위한 포워딩 테이블 구조를 제안하였으며, 400 MHz의 페티엄 II 프로세서를 이용한 실험에서 초당 수백만개의 IP 주소 검색을 실현하였다. 제안된 포워딩 테이블은 약 48,000여개의 실제 라우팅 엔트리에 대해 284Kbyte의 매우 작은 크기로 작성되었는데, 이 크기는 펜티엄 프로세서의 L2 케쉬에 저장될 수 있는 작은 크기이다. 제안된 포워딩 테이블을 이용한 평균 검색 시간은 라우팅 테이블 별로 320~530 nsec가 소요되었다.