• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.10a
• /
• pp.5-7
• /
• 2018

VLSI(Very large scale integration) 기술을 통한 트랜지스터의 소형화를 통해 CMOS 집적 회로의 성능은 지속적으로 발전해 왔다. 이와 같은 기술 발전에 따라 집적 회로를 구성하는 디지털 논리 요소 또한 진화를 하고 있다. 디코더는 부호화된 정보를 다시 부호화되기 전으로 되돌아가는 처리를 하는 디지털 논리 요소이며 컴퓨터 설계에서 많이 사용되는 핵심 요소이다. 본 논문에서는 양자점 셀룰라 오토마타(Quantum Cellular-Automata, QCA)를 사용하여 인에이블 입력을 가진 2-to-4 디코더를 제안하였다. 4-입력 유니버설 게이트의 하나의 입력을 1로 고정시켜 3-입력 NOR 게이트로 사용하며, 입력 값 X와 입력 값 Y의 중복된 배선 수를 감소시키고 한 배선으로 두 게이트에 입력을 연결하여 디코더의 배선 수와 배선 교차부를 최소화한다. 제안안하는 4-to-2 인에이블 디코더는 기존 디코더보다 셀의 개수와 클럭수를 감소시켜 디코더의 성능을 더 효율적으로 향상시켰다. 이를 통해 고속 회로 설계에 활용 및 높은 성능을 기대 할 수 있으며 QCA 연구에 기여할 수 있을 것으로 전망 한다.

• Proceedings of the KIPE Conference
• /
• 2000.07a
• /
• pp.335-338
• /
• 2000

최근에는 기존의 인버터시스템 전원으로 사용되던 다이오드정류기 또는 위상제어정류기의 단점을 개선하고 고속운전에 따르는 제어전압의 부족을 해결하기 위해 3상 PWM 컨버터의 사용이 증가하고 있는 추세이나 3상 PWM 컨버터의 제어는 입력전원이 평형일 경우를 전제로 하고 있다. 그러나 불평형전원은 실제 산업현장에서 빈번히 일어나는 현상으로 입력전원이 불평형이 되면 역상분전압에 의해 THD가 증가하고 직류링크전압에 저차 고조차성분이 나타나게 되므로 인버터의 성능에 악영향을 준다. 따라서 본 연구에서는 입력전원의 불평형에 따른 AC-DC-AC 컨버터의 문제점을 해결할 수 있는 효율적인 제어기법을 제시하는 것을 목적으로 하고 있다.

• Annual Conference on Human and Language Technology
• /
• 2018.10a
• /
• pp.228-233
• /
• 2018

세벌식 한글 글쇠배열은 두벌식보다 글쇠 수가 많이 필요하다는 단점이 있으나, 자음의 종류를 구분할 필요가 없고 고속 타자에 구조적으로 더 유리하다는 장점도 있다. 통상적인 '이어치기'를 넘어 일명 '모아치기'와 '동시치기'처럼 컴퓨터 속기에서 쓰이는 원리를 반영한 입력 로직을 구현할 수 있는데, 이를 위해서는 전용 오토마타를 설계해야 하며 글쇠가 순서대로 눌러진 것뿐만 아니라 각 글쇠들이 눌러진 간격, 눌러졌다가 떼어진 시점, 둘 이상의 글쇠가 동시에 눌러지는 상황에 대해서 고려할 필요가 있다. 본 연구에서는 글쇠가 눌린 간격의 변화를 주로 이용하여 세벌식 기반의 입력 방식에 적용 가능한 동시치기 로직을 제안하였다. 그리고 이것이 오타를 자동 보정함으로써 타자의 편의를 실제로 개선할 수 있음을 공병우 세벌식 글쇠배열을 기준으로 한 실험을 통해 제시하였다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.38 no.12
• /
• pp.58-66
• /
• 2001

Input queueing is useful for high bandwidth switches and routers because of lower complexity and fewer circuits than output queueing. The input queueing switch, however, suffers HOL-Blocking, which limits the throughput to 58%. To get around this low throughput, many input queueing switches have centralized scheduler, which centralized scheduler restrict the design of the switch architecture. To overcome this problem, we propose a simple scheduler called PRR(Pipelined Round Robin), which is intrinsically distributed and presents to show the effectiveness of the proposed scheduling.

• Journal of IKEEE
• /
• v.13 no.1
• /
• pp.1-10
• /
• 2009

Recently, some frequency domain CMA (Constant Modulus Algorithm) have been introduced in an effort to reduce computational complexities [1,2]. In [1], a fast algorithm that minimizing cost function designed for block input signal is employed, while in [2], a novel cost function that minimizing sample by sample input is used. Although, the two fast algorithm save computational complexities as compared to CMA, the convergence behaviors of the two fast algorithm show different results with repsect to CMA. Thus, in this paper, some analytical results on the error surface of the fast frequency domain CMA are introduced. From the analytical results, we show that the more recent algorithm [2] outperforms the previous algorithm [1]. Simulation results reveals that the recent algorithm [2] shows 50% enhanced convergence with respect to the old fast algorithm [1]. Also, we show that the recent fast algorithm [2] has comparable convergence performance with respect to conventional CMA algorithm.

• Journal of the Institute of Convergence Signal Processing
• /
• v.10 no.4
• /
• pp.280-288
• /
• 2009

In this paper, we developed new time information recording module of VSI (VLBI Standard Interface) format by analyzing the Mark5B recorder control and operation software with 1Gbps speed, which is able to record the weak signal of space radio source, through the Korean VLBI Network (KVN). The control and operation software of high-speed recorder consists of 2 kinds of software, which is that it can operate RAID control board by controlling large capacity HDD drive and the network control and operation. Especially, core software in high-speed recorder is able to output the results after performing and analyzing the input command. Through the analysis of control and operation software, new time information recording module, which is needed to process the observed data for correlation, is developed. New developed time information recording module can record the time information together after checking the interrupt of 1PPS(Pulse Per Second) input signal when the observed data will be recorded. To verify the normal operation of the developed time information recording module, we performed the real observation test and confirmed the effectiveness of developed software through analyzing the recorded observation data.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.37 no.6
• /
• pp.551-555
• /
• 2009

We studied the design of fiber optic gyroscope that enables to sense high rotation by extending the limit of rotation sensibility of fiber optic interferometer. Based on the digital serrodyne modulation technique, the signal processing of fiber optic gyroscope was designed and the prototype fiber optic gyroscope showed the high rotation sensibility up to ${\pm}3000[deg/sec]$ and scale factor performance of about 150[ppm] by the experiments. Accordingly, we confirmed that the design of fiber optic gyroscope was valid for high rotation.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.06a
• /
• pp.213-214
• /
• 2017

홀로그램을 생성하기 위해서 많은 양의 계산을 필요하기 때문에 고속 홀로그램 생성 방법이 필요하다. 본 논문에서는 다중 프로세서와 다중 GPGPU의 스케줄링을 이용하여 고속화 하는 방법을 제안하고 구현하였다. 다중 프로세서를 이용하여 입력과 출력부분을 나누어 동기화 동작을 줄이고, 버퍼를 이용하여 커널과 커널 사이의 대기 시간을 줄일 수 있도록 스케줄링 하였다. nVidia사의 GTX680(Kepler구조) 2개를 이용하여 구현하였을 때, 이전 연구에서 제안한 방법에 비하여 약 70% 정도 계산시간을 줄일 수 있다.

• The Journal of the Acoustical Society of Korea
• /
• v.17 no.7
• /
• pp.74-78
• /
• 1998

본 논문에서는 고속의 변환속도를 갖는 파이프라인드 방식과 저전력 특성을 갖는 축차 비교 방식 구조를 혼용하여 고속, 저전력 아날로그-디지털 변환기를 설계하였다. 제안 된 구조는 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기 에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하 도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL은 각각 ±0.5/±1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정 결과 SNR은 41dB를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14mW로 측정되었다.

• The Bulletin of The Korean Astronomical Society
• /
• v.35 no.1
• /
• pp.35.2-35.2
• /
• 2010

한국천문연구원은 미국 BBSO(Big Bear Solar Observatory)에 건설 중인 1.6 m NST(New Solar Telescope) 개발사업에 참여하고 있다. 고속태양영상분광기, FISS(Fast Imaging Solar Spectrograph)는 한국천문연구원과 서울대학교가 공동으로 개발하는 태양관측용 영상분광기로서, Echelle 회절격자를 분광소자로 사용하고 있다. FISS는 빠른 영상 스캐닝과 고속 CCD 카메라를 이용하여 동시에 두 파장을 관측할 수 있으며, NST의 적응광학계로부터 영상을 입력받기 때문에 회절한계에 가까운 분광영상을 얻을 수 있다. 본 연구에서는 FISS 제작을 위한 요구사항 분석, 분광기 구성과 광학설계, 구성품의 제작, 그리고 분광기의 성능검증을 위한 태양 시험관측 결과에 대해 소개한다.