• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2006년도 제26회 춘계학술대회논문집
• /
• pp.264-267
• /
• 2006

초음파를 이용한 다층 후판 복합재 패널의 비파괴 검사에서 상층부의 신호간섭효과는 결함판정을 보다 어렵게 만드는 중대한 요인으로 작용한다. 이러한 문제를 해결하기 위해, 본 연구에서 초음파 C-Scan 이미지에 영향을 미치는 복합재 상층 패널의 신호간섭을 제거할 수 있는 이미지 향상기법을 제안하였다. 이는 수집된 초음파 수신신호를 보정신호를 이용해 정규화하고 그 결과 신호를 C-Scan 이미지로 재구성하는 기법으로 본 논문에서는 이미지 향상기법의 제안과 그 실험적 성능검증에 대하여 논하였다. 복합재 상층 패널의 계면효과를 제거하기 위해 인공결함을 내재시킨 세 개의 결함시험편을 제작하고, 이들 시험편에서 C-Scan 이미지를 실험적으로 획득하였다. 그리고, 개발된 이미지 보정기법을 적용하였는데, 제안된 기법이 이미지 개선알고리즘으로 실용적 적용성이 충분함을 입증하는 결과를 얻었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.113-113
• /
• 2000

직접천이형 wide band gap(3.4eV) 반도체중의 하나인 GaN를 청색 및 자외선 laser diode, 고출력 전자장비 등으로 응용하기 위해서는 낮은 접합저항을 갖는 Ohmic contact이 선행되어야 한다. 그러나 만족할만한 p-type GaN의 Ohmic contact은 아직 실현되고 있지 못하며, 이는 GaN와 접합 금속과의 구체적인 반응의 연구를 필요로 한다. 본 연구에서 앞서 Pt, Pt, Ni등의 late transition metal을 p-GaN에 접합시킨 결과 이들은 접합 당시 비교적 평탄하나 후열 처리과정에서 비교적 낮은 온도에서 기판과 열팽창계수의 차이로 인하여 평탄성을 잃어버리면서 barrier height가 증가한다는 사실을 확인하였다. 따라서 본 연구에서는 이러한 열적 불안정성을 극복하기 위하여 Ni과 Pd를 차례로 증착하고 가열하면서 interfacial reaction, film morphology, Fermi level의 움직임을 monchromatic XPS(x-ray photoelectron spectroscopy) 와 SAM(scanning Auger microscopy) 그리고 ex-situ AFM을 이용하여 밝히고자 하였다. 특히 후열처리에 의한 계면 반응에 수반되는 구성 금속원소 간의 합금현상과 금속 층의 평탄성이 밀접한 관계가 있다는 것을 확인하였다. 이러한 합금과정에서 나타나는 금속원소들의 중심 준위의 이동을 체계적으로 규명하기 위해서 Pd1-xNix와 Pd1-xGax 합금들의 표준시료를 arc melting method로 만들어 농도에 따른 금속원소들의 중심 준위의 이동을 측정하여, Pd/Ni/p-GaN 및 Ni/Pd/p-GaN 계에서 열처리 온도에 따른 interfacial reaction을 확인하였다. 그 결과 두 계가 상온에서 nitride 및 alloy를 형성하지 않고 고르게 증착되고, 열처리 온도를 40$0^{\circ}C$에서 $650^{\circ}C$까지 증가시킴에 따라 계면반응의 부산물인 metallic Ga은 증가하고 있으마 nitride는 여전히 형성되지 않는 것을 확인하였다. 증착당시 Ni이 계면에 있는 Pd/Ni/p-GaN의 경우에는 52$0^{\circ}C$까지의 열처리에 의하여 Ni과 Pd가 골고루 섞이고 그 평탄성도 유지되고 barier height의 변화도 없었다. 더 높은 $650^{\circ}C$ 가열에 의해서는 surface free energy가 작은 Ga의 활발한 편석 현상으로 인해 표면은 Ga이 풍부한 Pd-Ga의 합금층으로 덮이고, 동시에 작은 pinhole들이 발생하며 barrier height도 0.3eV 가량 증가하게 된다. 반면에 증착당시 Pd이 계면에 있는 Ni/Pd/p-GaN의 경우에는 40$0^{\circ}C$의 가열까지는 두 금속이 그들 계면에서부터 섞이나, 52$0^{\circ}C$의 가열에 의해 이미 barrier height가 0.2eV 가량 증가하기 시작하였다. 더 높은 $650^{\circ}C$가열에 의해서는 커다란 pinhole, 0.5eV 가량의 barrier height 증가, Pd clustering이 동시에 관찰되었다. 따라서 Ni과 Pd의 일함수는 물론 thermal expansion coefficient가 거의 같으며 surface free energy도 거의 일치한다는 점을 감안하면, 이렇게 뚜렷한 열적 안정성의 차이는 GaN와 contact metal과의 반응시작 온도(disruption onset temperature)의 차이에 기인함을 알 수 있었다. 즉 계면에서의 반응에 의해 편석되는 Ga에 의해 박막의 strain이 이완되면, pinhole 등의 박막결함이 줄어 들고, 이는 계면의 N의 out-diffusion을 방지하여 p-type GaN의 barrier height 증가를 막게 된다.

• 한국세라믹학회지
• /
• 제13권3호
• /
• pp.55-62
• /
• 1976

순수한 닉켈과 금 박막을 (III)규소 단 결정위에 진공 증착시켰다. Ni/Au/Si나 Au/Ni/Si시료를 진공중에서 약 55$0^{\circ}C$로 가열하였을 때 육방정 혹은 변형된 육방정의 미소 결정들이 규소 기질위에 형성되었다. 이들 미소 결정들의 형성과정 및 조성은 X-선 회절법, scanning electron microscopy 및 scanning Auger microprobe 법을 사용하여 결정하였다. 이들 미소 결정은 NiSi2임이 확인되었다. Ni/Au/Si 시료에서는 Au-Si 공융점(37$0^{\circ}C$) 이상으로 온도가 증가됨에 따라 닉켈과 규소가 Au-Si 공융체 속으로 이동한 후 반응하여 NiSi2를 형성하였다. Au/Ni/Si 시료에 있어서의 Au-Si 공융체 형성은 닉켈 박막에 있는 바늘구멍형의 표면 결함과 관련 지을 수 있겠다. 금이 닉켈 박막의 grain boundary를 통하여 Ni/Si 계면으로 확산되어 그 계면을 습윤시킨 다음 Au-Si 공융체를 형성하였다. 이런 Au-Si 공용체는 닉켈과 규소 원자에 대한 높은 확산 매질로서 작용하여 NiSi2 형성을 촉진시켰다. 표면에 평행한 (III)규소면 위의 NiSi2 미소 결정은 유사한 육방정으로 나타났으며, 경사진 미소결정은 부등변 사변형과 유사하였다. Auger 스펙트럼 및 Ni, Au 및 Si에 대한 내층조성(indepth Composition Profiles)은 NiSi2 미소 결정이 Au-Si 공융체의 matrix에 미소 부분으로 나타났음을 보여주었다.

• 분석과학
• /
• 제5권1호
• /
• pp.121-126
• /
• 1992

GaAs ${\Sigma}=19$, [110] tilt grain boundary의 구조를 투과전자현미경을 이용하여 연구하였다. Higher-Order Laue-Zone(HOLZ) 빔들과 {200} 빔과의 dynamical coupling 결과를 검토하여 입계 양쪽 각각의 입자(grain) 내 Ga-As의 상대적 위치(방향성)를 결정하였으며, 두 입자 사이에는 inversion symmetry가 결합되지 않은 ${\Sigma}=19$ coincidence에 해당하는 교차각이 있었다. 계면은 $\{331\}_A/\{331\}_B$, [110] 결정면을 따라서 발생하는 경향이 강함을 관측했다. 이 facet에서의 원자구조 및 격자이동 등을 고분해 투과전자현미경을 이용하여 밝혔다. 5-, 7-, 그리고 6-member ring의 조합으로 되어 있는 단위를 계면원자구조 model로 제시했다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.77.1-77.1
• /
• 2012

Zn 기반 산화물 반도체는 기존의 비정질 Si에 비해 저온공정에도 불구하고 높은 이동도, 투명하다는 장점으로 인해 차세대 디스플레이용 백플레인 소자로 주목받고 있다. 산화물 트랜지스터는 우수한 소자특성을 보여주고 있지만, 온도, 빛, 그리고 게이트 바이어스 스트레스에 의한 문턱전압의 불안정성이 문제의 문제를 해결해야한다. 산화물 반도체의 문턱전압의 불안정성은 유전체와 채널층의 계면 혹은 채널에서의 charge trap, photo-generated carrier, ads-/desorption of molecular 등의 원인으로 보고되고 있어, 고신뢰성의 산화물 채널층을 성장하기 위한 노력이 이루어지고 있다. 최근, 산화물 트랜지스터의 다양한 조건에서의 문턱전압의 불안정성을 해결하기 위해 산화물의 주된 결함으로 일컬어지고 있는 산소결핍을 억제하기 위해 성장공정의 제어 그리고, 산소와의 높은 binding energy를 같은 Al, Hf, Si 등과 같은 원소를 첨가하여 향상된 소자의 특성이 보고되고 있지만, 줄어든 산소공공으로 인해 이동도가 저하되는 문제점이 야기되고 있다. 이러한 문제점을 해결하기 위해, 최근에는 Buried layer의 삽입 혹은 bi-channel 등과 같은 방안들이 제안되고 있다. 본 연구는 atomic layer deposition을 이용하여 AZO bureid layer가 적용된 ZnO 트랜지스터의 특성과 안정성에 대한 연구를 하였다. 다결정 ZnO 채널은 유전체와의 계면에 많은 interface trap density로 인해 positive gate bias stress에 의한 문턱전압의 불안정성을 보였지만, AZO층이 적용된 ZnO 트랜지스터는 줄어든 interface trap density로 인해 향산된 stability를 보였다.

• 한국재료학회지
• /
• 제10권4호
• /
• pp.276-281
• /
• 2000

Si(111) 표면을 NH$_3$분위기에서 실리콘질화물(SiNx)로 변형시킨 후 탄화규소(silicon carbide, SiC) 박막을 성장하였다. 질화시간이 증가함에 따라 SiC 박막 두께가 감소함을 관찰하였다. 또한 성장변수에 따라 SiC/Si 계면에서 결정결함인 틈새를 없앨 수 있었다. 100nm, 300nm, 500nm의 SiNx/Si 기판 위에 SiC 박막을 성장시켰다. 성장된 SiC 박막들은 모두 [111]면을 따라 성장되었고, SiC 결정들이 원주형 낟알로 성장되었다. SiC/SiNx 계면에서 void를 관찰할 수 없었다. 이러한 실험 결과는 SOI 구조의 산화규소를 SiNx로 대체함으로써 SiC 소자 제작에 응용될 수 있는 방향을 제시하고 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.242.2-242.2
• /
• 2013

최근 산화물 반도체 박막 트랜지스터의 신뢰성(reliability) 평가에 대한 연구가 활발히 이루어지고 있다. 신뢰성 평가하는 한 방법으로 게이트에 바이어스를 지속적으로 인가하여 소자의 문턱 전압의 변화를 통해 안정성(stability)를 확인한다. 전압을 지속적으로 인가하게 되면 소자를 열화시켜 전기적 특성이 약화된다. 본 연구에선 ITZO 박막 트랜지스터의 신뢰성 평가를 위해 게이트 절연막($SiO_2$, $SiN_x$)에 따른 ITZO 소자를 제작 및 게이트 바이어스 스트레스 후 전기적 특성을 비교, 분석하였다. 제작된 소자의 게이트에 전압을 +15V로 7200초 동안 인가하였다. 스트레스 후 게이트 절연막이 $SiO_2$, $SiN_x$인 ITZO 산화물 박막 트랜지스터 모두 positive 방향으로 이동하였고, 그 결과 문턱 전압, 이동도, 아문턱 기울기의 변화가 발생하였다. $SiO_2$의 경우 아문턱 기울기의 변화가 거의 없이 문턱 전압의 변화만을 보였고, 이는 단순히 ITZO층과 게이트 절연막 계면에 전자가 포획되거나 혹은 게이트 절연막 내에 전자가 주입이 되었기 때문이다. 반면에 $SiN_x$의 경우 ITZO층과 게이트 절연막 계면에 추가적인 결함(defect)이 생성되었기 때문에 $SiO_2$보다 더 많은 전자를 포획하여 아문턱 기울기와 문턱 전압의 변화가 컸다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2006년도 춘계학술대회
• /
• pp.214-217
• /
• 2006

p-type 비정질 실리콘 에미터와 n-type 실리콘 기판의 계면에 intrinsic 비정질 실리콘을 증착함으로써 계면의 재결합을 억제하여 20%가 넘는 효율을 보이는 이종접합 태양전지가 Sanyo에 의해 처음 제시된 후 intrinsic layer에 대한 연구가 많이 진행되어 왔다. 하지만 p-type wafer의 경우는 n-type에 비해 intrinsic buffer의 효과가 미미하거나 오히려 특성을 저하시킨다는 보고가 있으며 그 이유로는 minority carrier에 대한 barrier가 상대적으로 낮다는 것과 partial epitaxy가 발생하기 때문으로 알려져 있다. 본 연구에서는 partial epitaxy를 억제하기 위한 방법으로 증착 온도를 낮추고 QSSPC를 사용하여 minority carrier lifetime을 측정함으로써 각 온도에 따른 passivation 특성을 평가하였다. 또한 SiH4에 H2를 섞어서 증착하였을 경우 각 dilution ratio(H2 flow/SiH4 flow)에서의 passivation 특성 또한 평가하였다. 기판 온도 $100^{\circ}C$에서 증착된 샘플의 lifetime이 가장 길었으며 그 이하와 이상에서는 lifetime이 감소하는 경향을 보였다 낮은 온도에서는 박막 자체의 결함이 증가하였기 때문이며 높은 온도에서는 partial epitaxy의 영향으로 추정된다. H2 dilution을 하여 증착한 샘플의 경우 SiH4만 가지고 증착한 샘플보다 훨씬 높은 lifetime을 가졌다 이 또한 박막 FT-IR결과로부터 H2 dilution을 한 경우 compact한 박막이 형성되는 것을 확인할 수 있었는데 radical mobility 증가에 의한 박막 특성 향상이 원인으로 생각된다.

• 접착 및 계면
• /
• 제24권4호
• /
• pp.120-123
• /
• 2023

우수한 기계적, 전기적 특성을 지닌 그래핀은 기존 재료보다 우수한 물성을 가지고 있기 때문에 전세계의 많은 연구자들에게 각광을 받고 있다. 이러한 그래핀을 전자소자에 응용하기 위해서는 전사 과정 및 패터닝 공정이 반드시 필요하나, 이 과정에서 무수한 결함이 발생되어 그래핀의 특성을 크게 저하시킨다는 문제점이 있다. 그래핀의 우수한 특성 및 상용화를 위해 전사 과정 및 패터닝 공정을 한 번에 진행할 수 있는 공정 개발이 다양한 시도를 통해 행해지고 있다. 본 연구에서는 고분자 나노와이어를 마스크로 사용하여 정밀한 패턴과 동시에 그래핀이 직성장할 수 있는 새로운 성장법을 개발하였다. 개발된 새로운 성장법을 통해 미래의 나노소재 기반 우수한 전자소자를 구현할 수 있을 것이라 기대된다.

• 한국재료학회지
• /
• 제7권11호
• /
• pp.986-990
• /
• 1997

LED와 LD의 수명과 효율은 결정에 존재하는 결함의 밀도에 반비례하며, 이러한 결함의 밀도는 적당한 기판을 사용하거나, 기판의 표면을 적절하게 제어함으로써 줄일 수 있다. GaN성장시 원자 단위의 매끄러운 표면은 완충충 성장이나 질화처리를 함으로써 얻어질 수 있다. 이렇게 얻어진 원자 단위의 매끄러운 표면에 의해 기판과 박막상이의 계면 자유에너지가 감소하기 때문에 2D성장이 촉진된다. 사파이어(AI$_{2}$O$_{3}$(0001))기판을 사용한 GaN 왕충충성장과 진화처리에 대한 최적조건은 AFM(Atomic Force Microscope)측정 결과에 의해 결정되었다. AFM에 의해 얻어진 표면 평활도의 개념은 사파이어 기판을 사용한 GaN박막성장의 최적조건을 결정하는 데 있어서 높은 신뢰도를 가질 수 있다.