• Journal of the Korean Magnetics Society
• /
• v.9 no.6
• /
• pp.312-320
• /
• 1999

Effect of deposition conditions on the magnetic properties of SmCo/Cr prepared by a RF magnetron sputtering method was studied. We obtained the maximum coercivity of 3.2 kOe in the sample of Cr(50 nm)/SmCo(40 nm, 50W, 20 mT)/Cr(150 nm, 100 W, 30 mT). The coercivity of the SmCo/Cr depends largely on the roughness of the Cr underlayer and the composition of SmCo. The roughness of the Cr underlayer increased with increasing the Ar pressure and thickness, and promoted the isolation of SmCo grains which resulted in an enhanced coercivity. The composition of the SmCo was changed with RF power and Ar pressure due to the mass difference between Sm and Co and the resputtering phenomena. The maximum coercivity was obtained in the composition of about 20 at.% Sm. The mechanism of magnetization reversal of the present SmCo films changed from domain wall motion to domain rotation as the RF power and the Ar pressure increase. This was though to be due to the defects, such as the roughness of Cr surface, porous column boundaries etc., which inhibit domain wall movement.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.274-274
• /
• 2010

한국은 국제핵융합실험로 (ITER) 사업에 참여하고 있으며, 삼중수소 증식을 시험하기 위한 시험 모듈(TBM, Test Blanket Module)로서 HCML (Helium Cooled Molten Lithium) TBM을 설계, 개발하고 있다. 헬륨 및 액체 리튬을 냉각재와 증식재로 사용하는 개념으로, 구조재로서 Ferritic Martensitic (FM) 강이 사용될 예정이다. 특히, HCML TBM의 일차벽은 중성자 및 플라즈마로부터 입사되는 입자들을 차폐하기 위한 Be 차폐체와 FM강으로 구성되어 있으며, 일차벽 제작법 개발을 위해서는 Be과 FM강 간의 접합과 FM강 간의 접합 방법이 개발되어야 한다. FM강 간의 접합은 기존의 연구를 통해 접합 조건이 이미 도출되었고, 고열부하 시험을 통해 검증 완료한 상태이다. 그러나, Be과 FM강 간의 접합은 현재 개발단계에 있다. 본 논문에서는 고려 중인 구조재와 Be 차폐체 사이의 접합법 개발을 위해, 고온등방가압(HIP, Hot Isostatic Pressing) 조건을 도출하고, 운전조건과 유사 혹은 가혹한 조건에서 고열부하를 인가하여, 그 건전성을 평가하는 일련의 과정을 기술하였다. 본 연구에서는 Be과 FM강 간의 접합법 개발 및 검증을 위해 제작된 $80{\times}80{\times}1$ Be/FM강 mock-up을 국내에서 구축된 고열부하 시험 장비인 KoHLT를 활용하여 수행한 고열부하 시험에 대한 것이다. 본 mock-up은 $80{\times}80{\times}10mm(t)$의 Be tile 3개를 동일 크기에 두께가 각각 25mm와 50 mm인 FM강과 스테인레스강에 접합된 것으로, 고열부하 장비에 설치하여 고열부하 시험을 수행하였다. 냉각수의 온도 및 속도는 25 C, 0.15 kg/sec로 유지되었고, 열부하는 $0.5\;MW/m^2$로 유지하였다. 시험 조건에 대한 예비해석을 통해, 가열시의 온도 및 stress, strain 분포를 얻었고, 이를 통해, cycle to failure 값을 도출하였다. 1000 사이클의 가열 실험을 마친후 초음파를 활용한 접합 계면의 결함확인 및 파괴검사를 통한 접합 건전성을 확인하였다. 3가지 접합법 모두 일부 접합면이 이탈되었으며, 향후 보다 건전한 접합방법 개발이 진행되어야 할 것으로 보인다.

• Composites Research
• /
• v.36 no.5
• /
• pp.342-348
• /
• 2023

There has been increasing demand for real-time monitoring of body and ambient temperatures using wearable devices. Graphene-based thermistors have been developed for high-performance flexible temperature sensors. In this study, the temperature coefficient of resistance (TCR) of monolayer graphene was controlled by coating polyethylenimine (PEI) on graphene surfaces to enhance its temperature-sensing performances. Monolayer graphene grown by chemical vapor deposition (CVD) was wet-transferred onto a target substrate. To facilitate the interfacial doping by PEI, the hydrophobic graphene surface was altered to be hydrophilic by oxygen plasma treatments while minimizing defect generation. The effect of PEI doping on graphene was confirmed using a back-gated field-effect transistor (FET). The CVD-grown monolayer graphene coated with PEI exhibited an improved TCR of -0.49(±0.03) %/K in a temperature range of 30~50℃.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.21 no.6
• /
• pp.618-629
• /
• 2001

This paper presents a result of failure analysis and reliability evaluation for high voltage ceramic capacitors. The failure modes and failure mechanisms were studied in two ways in order to estimate component life and failure rate. The causes of failure mechanisms for zero resistance phenomena under withstanding voltage test in high voltage ceramic capacitors molded by epoxy resin were studied by establishing an effective root cause failure analysis. Particular emphasis was placed on breakdown phenomena at the ceramic-epoxy interface. The validity of the results in this study was confirmed by the results of accelerated testing. Thermal cycling test for high voltage ceramic capacitor mounted on a magnetron were implemented. Delamination between ceramic and epoxy, which might cause electrical short in underlying circuitry, can occur during curing or thermal cycle. The results can be conveniently used to quickly identify defective lots, determine $B_{10}$ life estimation each lot at the level of inspection, and detect major changes in the vendors processes. Also, the condition for dielectric breakdown was investigated for the estimation of failure rate with load-strength interference model.

• Journal of the Korean Vacuum Society
• /
• v.20 no.5
• /
• pp.339-344
• /
• 2011

The Ohmic contact of Ti/Au metals on n-type ZnO thin film deposited on c-plane sapphire substrates by pulsed laser deposition was investigated by TLM (transfer length method) patterns. The Ti/Au metal films with thickness of 35 nm and 90 nm were deposited by electron-beam evaporator and thermal evaporator, respectively. By using the photo-lithography method, the $100{\times}100{\mu}m^2$ TLM patterns with $6{\sim}61{\mu}m$ gaps were formed. To improve the electrical properties as well as to decrease an interface states and stress between metal and semiconductor, the post-annelaing process was done in oxygen ambient by rapid thermal annealing system at temperature of $100{\sim}500^{\circ}C$ for 1 min. In this study, it appeared that the minimum specific contact resistivity shows about $1.1{\times}10^{-4}{\Omega}{\cdot}cm^2$ in $300^{\circ}C$ annealed sample, which may be originated from formation of oxygen vacancies of ZnO during an oxidation of Ti metal at the interface of Ohmic contacts.

• Korean Journal of Optics and Photonics
• /
• v.15 no.5
• /
• pp.469-474
• /
• 2004

We have fabricated and designed wavelength-tunable sampled grating distributed Bragg reflector laser diodes(SGDBR-LD) by using, for the first time, planar buried heterostructures(PBH). The diodes have low threshold current values and high-performance of laser operation. Growth condition using metal organic chemical vapor deposition(MOCVD) was optimized for the formation of a good butt-coupling at the interface. A maximum output power of the fabricated device was 20 mW under 200 mA continuous wave(CW) operation at $25^{\circ}C$. Average threshold current and voltage were 12 mA and 0.8 V, approximately. This output power is higher than those of ridge waveguide(RWG) and buried ridge stripe(BRS) structures by amounts of 9 mW and 13 mW, respectively. We obtained a tuning range of 44.4nm which is well matched with the target value of our design. The side mode suppression ratio of more than 35 dB was obtained for the whole tuning range. Optical output power variation was less than 5 dB, which is 4 dB smaller than that of RWG structures.

• Journal of Sensor Science and Technology
• /
• v.5 no.5
• /
• pp.79-84
• /
• 1996

A $1\;{\mu}m$ thick n-type GaAs layer with Si doping density of $1{\times}10^{17}/cm^{3}$ and a $500{\AA}$ thick undoped single crystalline AlAs layer were subsequently grown by molecular beam epitaxy on the $n^{+}$ GaAs substrate. The AlAs/GaAs layer was oxidized in $N_{2}$ bubbled $H_{2}O$ vapor($95^{\circ}C$) ambient at $400^{\circ}C$ for 2 and 3 hours. From the result of XPS analysis, small amounts of $As_{2}O_{3}$, AlAs, and elemental As were found in the samples oxidized up to 2 hours. After 3 hours oxidation, however, various oxides related to As were dissolved and As atoms were diffused out toward the oxide surface. The as-grown AlAs/GaAs layer was selectively converted to $Al_{2}O_{3}/GaAs$ at the oxidation temperature $400^{\circ}C$ for 3 hours. The oxidation temperature and time is very critical to stop the oxidation at the AlAs/GaAs interface and to form a defect-free surface layer.

• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 2000.11a
• /
• pp.257-266
• /
• 2000

산업 및 가정용 기기들이 점차 복잡해짐에 따라 다양한 공학 분야의 해석 기술을 동시에 고려하면서 이들 원리를 적용한 최적의 설계를 결정하는 방법론의 필요성이 대두되고 있다. 다분야통합최적설계 또는 MDO(Multidisciplinary Design Optimization)라 일컫는 새로운 기술은 이러한 필요에 대응하는 기술로서 국내외적으로 활발한 연구가 진행되고 있다. 이러한 MDO 기술을 구현하는 소프트웨어와 하드웨어 복합 체계를 MDO 프레임웍(framework)이라 한다. 일반적으로 프레임웍이란 실제 응용프로그램의 용도에 맞는 주문제작(customization)이 가능한 일종의 전단계 프로그램이라 할 수 있다 MDO 프레임웍은 설계 및 해석 도구들간의 인터페이스를 제공하고, 이들 도구들이 사용하는 설계 데이터를 효율적으로 공유할 수 있도록 지원하여, 설계 작업을 정의, 실행, 관리하는 역할을 한다. 이러한 MDO 프레임웍은 설계 작업을 통합적으로 관리하고 자동화하여 설계 도구간의 데이터 전달과 변환에 소묘되는 설계자의 부담을 경감시키며 다분야 전문가가 참여하는 공통 작업 환경을 제공함으로써 설계 효율성을 증진시킨다. 본 논문에서는 이러한 효용을 달성하기 위한 MDO 프레임웍(framework)을 제시하고 프레임웍 설계의 논리적 근저와 타당성을 밝힌다. 본 논문에서 제안하는 다분야 통합 최적화를 위한 분산형 지능 시스템인 DisMDO는 사용자가 GUI를 동해서 편리하게 다분야통합최적화 문제를 해결할 수 있도록 지원하며, 제공되는 스크립트 언어를 동해서도 이를 정의할 수 있도록 지원하여 일괄처리도 가능하도록 한다. 또한, 집중화된 데이터베이스를 관리하여 다분야 전문가들이 공통의 데이터를 안전하게 공유할 수 있도록 지원하며, 외부에서 제공되는 해석 도구나 최적화 모듈을 손쉽게 프레임웍에 통합시킬 수 있도록 하는 인터페이스 제작기(factory) 기능을 제공한다.ackscattering spectroscopy, X-ray diffraction, secondary electron microscopy, atomic force microscoy, $\alpha$-step, Raman scattering spectroscopu, Fourier transform infrared spectroscopy 및 micro hardness tester를 이용하여 기판 bias 전압이 DLC 박막의 특성에 미치는 영향을 조사하였다. 분석결과 본 연구에서 제작된 DLC 박막은 탄소와 수소만으로 구성되어 있으며, 비정질 상태임을 알 수 있었다. 기판 bias 전압의 증가에 따라 박막의 두께가 감소됨을 알 수 있었고, -150V에서는 박막이 거의 만들어지지 않았으며, -200V에서는 기판 표면이 식각되었다. 이것은 기판 bias 전압과 ECR 플라즈마에 의한 이온충돌 효과 때문으로 판단되며, 150V 이하에서는 증착되는 양보다 re-sputtering 되는 양이 더 많을 것으로 생각된다. 기판 bias 전압을 증가시킬수록 플라즈마에 의한 이온충돌 현상이 두드러져 탄소와 결합하고 있던 수소원자들이 떨어져 나가는 탈수소화 (dehydrogenation) 현상을 확인할 수 있었으며, 이것은 C-H 결합에너지가 C-C 결합이나 C=C 결합보다 약하여 수소 원자가 비교적 해리가 잘되므로 이러한 현상이 일어난다고 판단된다. 결합이 끊어진 탄소 원자들은 다른 탄소원자들과 결합하여 3차원적 cross-link를 형성시켜 나가면서 내부 압축응력을 증가시키는 것으로 알려져 있으며, hardness 시험 결과로 이것을 확인할 수 있었다. 그리고 표면거칠기는 기판 bias 전압을 증가시킬수록 더 smooth 해짐을 확인하였다.인하였다.을 알 수 있었다. 즉 계면에서의 반응에 의해 편석되는 Ga에 의해 박막의 strain이 이완되면, pinhole 등의 박막결함

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.78-78
• /
• 2000

다결정 실리콘-게르마늄 (poly-SiGe)은 태양전지 개발에 있어서 중요한 물질이다. 우리는 소량의 Ge(x=0.05)으로부터 다량의 Ge(x=0.67)을 함유한 수소화된 비정질 실리콘-게르마늄 (a-SiGe:H) 박막의 고상결정화 과정을 ESR (electron spin resonance)방법으로 조사해보았다. 먼저 PECVD 방법으로 Corning 1737 glass 위에 a-Si1-xGex:H 박막을 증착시켰다. 증착가스는 SiH4, GeH4 가스를 썼으며, 기판온도는 20$0^{\circ}C$, r.f. 전력은 3W, 증착시 가스압력은 0.6 Torr 정도이었다. 증착된 a-SiGe:H 박막은 $600^{\circ}C$ N2 분위기에서 다시 가열되어 고상결정화 되었고, 결정화 정도는 XRD (111) peak의 세기로부터 구해졌다. ESR 측정은 상온 x-band 영역에서 수행되었다. 측정된 ESR스팩트럼은 두 개의 Gaussian 함수로써 Si dangling-bond와 Ge dangling-bond 신호로 분리되었다. 가열 초기의 a-SiGe:H 박막 결함들의 스핀밀도의 증가는 수소 이탈에 기인하고, 또 고상결정화 과정에서 결정화된 정도와 Ge-db 스핀밀도의 변화는 서로 깊은 상관관계가 있음을 알 수 있었다. 특히 Ge 함유량이 큰 박막 (x=0.21, 0.67)에서 뿐만 아니라 소량의 Ge이 함유된 박막(x=0.05)에서도 Ge dangling-bond가 Si dangliong-bond 보다 고상결정화 과정에서 더 중요한 역할을 한다는 것을 알수 있었다. 또한 초기 열처리시 Si-H, Ge-H 결합에서 H의 이탈로 인하여 나타나는 Si-dangling bond, Ge-dangling bond 스핀밀도의 최대 증가 시간은 x 값에 의존하였는데 이러한 결과는 x값에 의존하는 Si-H, Ge-H 해리에너리지로 설명되어 질 수 있다. 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상 분사기술의 최적화에 의한 기능성 나노 입자 제조 기술을 확립하고 2차 오염 발생원인 유기계 항균제를 무기계 항균제로 대체할 수 있다. 이와 더불

• Korean Journal of Materials Research
• /
• v.11 no.2
• /
• pp.88-93
• /
• 2001

The thermal behavior and the crystallographic characteristics of an epitaxial $C49-TiSi_2$ island formed in a Si (001) substrate by $N_2$, treatment were investigated by X-ray diffraction (XRD) and high-resolution transmission electron microscopy (HRTEM). It was found from the analyzed results that the epitaxial $C49-TiSi_2$ was thermally stable even at high temperature of $1000^{\circ}C$ therefore did not transform into the C54-stable phase and did not deform morphologically. HRTEM results clearly showed that the epitaxial $TiSi_2$ phase and Si have the orientation relationship of (060)[001]$TiSi_2$//(002)[110]Si, and the lattice strain energy at the interface was mostly relaxed by the formation of misfit dislocations. Furthermore, the mechanism on the formation of the epitaxial $_C49-TiSi2$ in Si and stacking faults lying on the (020) plane of the C49 Phase were discussed through the analysis of the HRTEM image and the atomic modeling.