• Title/Summary/Keyword: 결함 패턴

Search Result 6,281, Processing Time 0.038 seconds

Study on Defect Cell Extraction of TFT-LCD Panel (TFT-LCD 결함패턴 추출에 관한 연구)

  • Cho, Jae-Soo;Ha, Gwang-Sung;Lee, Jin-Wook;Kim, Dong-Hyun;Jeon, Edward
    • Proceedings of the KIEE Conference
    • /
    • 2007.10a
    • /
    • pp.151-152
    • /
    • 2007
  • 본 논문은 TFT-LCD 영상에서 결함을 자동검색하여 결함이 있는 LCD 영상의 경우 결함이 있는 LCD 패턴을 정확하게 추출해 내는 방법을 제안하였다. TFT-LCD 영상에서 결함이 있는 LCD 패턴 검색은 세단계로 이루어진다. 1단계는 먼저 입력영상에서 LCD 패턴영상의 특징을 이용하여 각 LCD 패턴의 기준점을 찾는다. 2단계는 1단계에서 찾은 여러 기준점 중에서 필터링과정을 통하여 정확한 한 개의 기준점을 최종 선택한다. 마지막으로 3단계에서는 최종적으로 선택된 기준점을 이용하여 결함정의(결함중심 및 결함사이즈)를 이용하여 결함이 포함되어 있는 LCD 패턴을 추출한다. 제안된 결함패턴 추출 알고리즘의 정확성은 컴퓨터 시뮬레이션을 통하여 그 효용성을 증명하였다.

  • PDF

A Study for the Blob and Weft Float Detection on the Textile (섬유의 이물질유입 및 위사빠짐 검출에 대한 연구)

  • 오춘석;이현민
    • Proceedings of the KAIS Fall Conference
    • /
    • 2000.10a
    • /
    • pp.121-123
    • /
    • 2000
  • 섬유의 자동 검사에서는 섬유 패턴과 연관이 있는 결함과 패턴과 연관이 없는 결함의 2 부류를 검사하게 된다 본 논문에서는 이들 결함의 검사를 2 단계에 거쳐서 하게 되는데, 섬유 패턴에 독립적인 결함을 프로파일 분석을 통해 우선 검출하고, 섬유 패턴에 종속적인 결함을 co-occurrence 행렬을 이용해 검출하는 기법을 소개한다. 이렇게 해서 검출된 결함들은 Back-propagation 알고리즘을 사용해 분류된다. 이 기법을 통한 실험에서 백색 유광택 타포린에서 발생하는 이물질유입 및 위사빠짐을 97.1%이상 검출할 수 있었다.

A system design for textile defect detection using pattern matching (패턴매칭을 이용한 섬유결함 검출시스템의 설계)

  • Kang, Hyunsoo;Kim, Jongjun;Song, Nagun
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2010.11a
    • /
    • pp.474-477
    • /
    • 2010
  • 본 논문에서는 패턴인식을 이용한 의류의 결함을 자동으로 탐색하는 시스템을 설계하였다. 이는 히스토그램을 기반으로 하여 영상의 특징을 추출하고 템플릿 매칭을 이용해서 패턴을 추적하도록 하였스며, 또한, SSIM(Structural Similarity) Index를 통해 추적된 패턴과 원 패턴의 유사도를 HVS(Human Vision System)을 기준으로 하여 결함을 판별할수 있도록 하였다.

A Study on Pattern Recognition of Hard Disk Defect Distribution (하드 디스크 결함 분포의 패턴 인식에 관한 연구)

  • Lee, Jae-Du;Moon, Un-Chul;Lee, Seung-Chul
    • Proceedings of the KIEE Conference
    • /
    • 2007.07a
    • /
    • pp.1746-1747
    • /
    • 2007
  • 본 논문에서는 다층 퍼셉트론(Multi-Layer Perceptron)을 이용한 하드 디스크 결함 분포의 패턴 인식 기법을 제시한다. 결함 분포로부터 5 가지의 특징들을 추출하고, 이를 이용하여 퍼셉트론의 입력을 구성하였으며, 미리 분류된 표준 패턴 클래스를 이용하여 퍼셉트론의 출력을 구성하였다. 테스트 결과, 제시된 신경망은 하드 디스크의 패턴 분류에 만족할 만한 성능을 나타내었다.

  • PDF

Automatic Defect Detection System for Ultra Fine Pattern Chip-on-Film (초미세 패턴 칩-온-필름을 위한 자동 결함 검출 시스템 개발)

  • Ryu, Jee-Youl;Noh, Seok-Ho
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2010.05a
    • /
    • pp.775-778
    • /
    • 2010
  • 본 논문에서는 초미세 패턴($24{\mu}m$ 이하의 선폭, $30{\mu}m$ 이하의 피치)을 가진 칩-온-필름(Chip-on-Film, COF)에 발생한 결함을 자동으로 검출할 수 있는 시스템을 제안한다. 개발된 시스템은 COF 패턴으로부터 대표적으로 발생하는 결함들, 즉 개방(open), 단락(hard short), mouse bite(near open) 및 near short(soft short)을 자동으로 신속히 검출할 수 있는 기술이 적용되어 있다. 특히 초미세 패턴의 경우, near open 및 near short과 같은 결함 검출이 불가능한 기존 검출시스템의 문제점을 극복한 기술이 제안되어 있다. 본 논문에서 제안하는 결함 검출 원리는 미세 선의 결함유무에 따른 저항 변화를 자동으로 검출하고, 그 미세한 변화를 좀 더 자세하게 판별하기 위해 고주파 공진기(resonator)를 적용하고 있다. 제안된 시스템은 미세 패턴을 가진 COF 제작 과정에서 발생한 결함을 신속히 검출할 수 있기 때문에 COF 불량 검사에 소요되는 많은 경비를 줄일 수 있으리라 기대한다.

  • PDF

Defect-Limited Yield Difference Model (결함 제한적 수율변화 모델)

  • Lee, Hoong-Joo
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.9 no.6
    • /
    • pp.1614-1618
    • /
    • 2008
  • This paper propose a novel yield difference model according to layout modification. The difference of average number of faults by layout modification to increase or decrease spaces between geometries is formulated for short faults and open faults. Complex modification including wire bending with jogs is also modeled by dividing patterns into segments and redefining spaces and widths. This model can help to monitor the yield change and to generate a cost function of defect-limited yield quickly.

The Design of Technique Based on Partition for Acceleration of ATPG (ATPG 가속화를 위한 분할 기법의 설계)

  • 허덕행
    • Journal of the Korea Society of Computer and Information
    • /
    • v.3 no.2
    • /
    • pp.69-76
    • /
    • 1998
  • To test all internal faults in the case that the number of Primary Input is N, we need patterns that are composed of PI's of maximum 2N. In this paper, we proposed the method to reduce a search space by dividing the multiple output circuit into subcircuit that is related with output. And this method, called PBM(Partition-Based Method), can generate a set of test pattern. The method can effectively generate a test pattern for evaluating all fault of circuit, because the length of input pattern is smaller than that of full circuit and PBM doesn't search any signal line that is not concerned with detecting fault.

  • PDF

LCD Defect Detection using Neural-network based on BEP (BEP기반의 신경회로망을 이용한 LCD 패널 결함 검출)

  • Ko, Jung-Hwan
    • 전자공학회논문지 IE
    • /
    • v.48 no.2
    • /
    • pp.26-31
    • /
    • 2011
  • In this paper we show the LCD simulator for defect inspection using image processing algorithm and neural network. The defect inspection algorithm of the LCD consists of preprocessing, feature extraction and defect classification. Preprocess removes noise from LCD image, using morphology operator and neural network is used for the defect classification. Sample images with scratch, pinhole, and spot from real LCD color filter image are used. From some experiments results, the proposed algorithms show that defect detected and classified in the ratio of 92.3% and 94.5 respectively. Accordingly, in this paper, a possibility of practical implementation of the LCD defect inspection system is finally suggested.

Aberration Extraction Algorithm for LCD Defect Detection (대면적 LCD 결함검출을 위한 수차량 추출 알고리즘)

  • Ko, Jung-Hwan;Lee, Jung-Suk;Won, Young-Jin
    • 전자공학회논문지 IE
    • /
    • v.48 no.4
    • /
    • pp.1-6
    • /
    • 2011
  • In this paper we show the LCD simulator for defect inspection using image processing algorithm and neural network. The defect inspection algorithm of the LCD consists of preprocessing, feature extraction and defect classification. Preprocess removes noise from LCD image, using morphology operator and neural network is used for the defect classification. Sample images with scratch, pinhole, and spot from real LCD color filter image are used. From some experiments results, the proposed algorithms show that defect detected and classified in the ratio of 92.3% and 94.5 respectively. Accordingly, in this paper, a possibility of practical implementation of the LCD defect inspection system is finally suggested.

Implementation of IDDQ Test Pattern Generator for Bridging Faults (합선 고장을 위한 IDDQ 테스트 패턴 발생기의 구현)

  • 김대익;전병실
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.24 no.12A
    • /
    • pp.2008-2014
    • /
    • 1999
  • IDDQ testing is an effective testing method to detect various physical defects occurred in CMOS circuits. In this paper, we consider intra-gate shorts within circuit under test and implement IDDQ test pattern generator to find test patterns which detect considered defects. In order to generate test patterns, gate test vectors which detect all intra-gate shorts have to be found by type of gates. Random test sets of 10,000 patterns are applied to circuit under test. If an applied pattern generates a required test vector of any gate, the pattern is saved as an available test pattern. When applied patterns generate all test vectors of all gats or 10,000 patterns are applied to circuit under test, procedure of test pattern generation is terminated. Experimental results for ISCAS'85 bench mark circuits show that its efficiency is more enhanced than that obtained by previously proposed methods.

  • PDF