• 제목/요약/키워드: 게이트 시뮬레이션

검색결과 418건 처리시간 0.027초

변형된 RBA를 이용한 몽고메리 곱셈기와 하드웨어 구조 (Montgomery Multiplier Base on Modified RBA and Hardware Architecture)

  • 지성연;임대성;장남수;김창한;이상진
    • 한국정보보호학회:학술대회논문집
    • /
    • 한국정보보호학회 2006년도 하계학술대회
    • /
    • pp.351-355
    • /
    • 2006
  • RSA 암호 시스템은 IC카드, 모바일 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit, SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다.

  • PDF

20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석 (Analysis of Dimension Dependent Subthreshold Swing for FinFET Under 20nm)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제10권10호
    • /
    • pp.1815-1821
    • /
    • 2006
  • 본 연구에서는 20m이하 채널길이를 가진 FinFET에 대하여 문턱 전압이 하에서 서브문턱 스윙을 분석하였다. 분석을 위하여 분석 학적 전류모델을 개발하였으며 열방사 전류 및 터 널링 전류를 포함하였다. 열방사전류는 포아슨 방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더 함으로써 차단전류를 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 서브문턱스윙 값이 이차원시뮬레이션 값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 서브문턱스윙특성이 매우 저하됨을 알 수 있었다. 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한 한 얇게 제작하여 야함을 알았으며 이를 위한 산화공정 개발이 중요하다고 사료된다. 또한 채널도핑 변화에 따른 서브문턱 스윙 값을 구하였으며 저도핑영역에서 일정한 값을 가지는 것을 알 수 있었다.

내장 자체 테스트의 low overhead를 위한 공간 압축기 설계 (A design of Space Compactor for low overhead in Built-In Self-Test)

  • 정준모
    • 한국정보처리학회논문지
    • /
    • 제5권9호
    • /
    • pp.2378-2387
    • /
    • 1998
  • 본 논문에서는 VLSI 회로의 내장 자체 테스트(Built-In Self-Test)를 위한 효율적인 공간 응답 압축기의 설계 방식을 제안한다. 제안하는 공간 압축기의 설계 방식은 테스트 대상 회로의 구조와는 독립적으로 적용할 수 있다. 기존의 공간 응답 압축기는 하드웨어 오버헤드(hardware overheads)가 크고, 고장 응답을 비고장 응답으로 변환시키는 에일리어싱(aliasing)에 의해 고장 검출률(fault coverage)을 감소시켰으나, 제안하는 방식에 의해 설계된 공간 응답 압축기는 기존의 방법에 비해 하드웨어 오버헤드가 작고, 고장 검출률을 감소시키지 않는다. 또한, 제안하는 방식은 일반적인 N-입력 논리 게이트로 확장이 가능하여 테스트 대상 회로의 출력 시퀸스에 따른 가장 효율적인 공간 응답 압축기를 설계할 수 있다. 제안한 설계 방식은 SUN SPARC Workstation 상에서 C 언어를 사용하여 구현하며, ISCAS'85 벤치마크 회로를 대상으로 선형 피드백 시프트 레지스터(Linear Feedback Shift Registers)에 의해 생성된 의사 랜덤(pseudo random)패턴을 입력원으로 사용하여 시뮬레이션을 수행하므로써 그 타당성과 효율성을 입증한다.

  • PDF

선내 무선 브릿지용 와이미디어 D-MAC 통신의 성능분석 (Performance Analysis of WiMedia D-MAC Communications for a Shipboard Wireless Bridge)

  • 허경;정민아;이성로
    • 한국통신학회논문지
    • /
    • 제39C권7호
    • /
    • pp.597-607
    • /
    • 2014
  • 선내 통합유무선 네트워크에서는 선내의 각종 센서와 제어기를 자율적으로 구성관리하고 원격제어를 제공하는 기능을 수행한다. 특히 센서장비에 장착되는 무선통신 모듈은 선내 통합유무선 네트워크와의 원활한 연결을 위하여 무선 게이트웨이 기능을 수행하는 브릿지(bridge)를 통한 데이터 전송방식이 필요하다. 본 논문에서는 이러한 선내 통합유무선 네트워크를 위한 무선 브릿지로 와이미디어기반 통신방식구조를 제안한다. 제안한 무선 브릿지구조에서 선내 제어 유선네트워크의 정보를 효과적으로 전송할 수 있는 방안으로 분산적인 MAC 기반의 와이미디어 통신 방안을 적용하여 성능을 분석한다. 제안한 방식을 시뮬레이션한 결과, 선내 디바이스의 2홉 이동성에서는 신뢰성 있는 통신 성능이 보장됨을 나타내었다.

전술 모바일 애드혹 네트워크에서 무인기를 이용하는 이동 예측 기반의 데이터 링크 연결 유지 알고리즘 (Mobility Prediction Based Autonomous Data Link Connectivity Maintenance Using Unmanned Vehicles in a Tactical Mobile Ad-Hoc Network)

  • 르반둑;윤석훈
    • 한국통신학회논문지
    • /
    • 제38B권1호
    • /
    • pp.34-45
    • /
    • 2013
  • 자가구성 능력을 가진 전술모바일애드혹 네트워크는 기간망을 사용할 수 없는 전술환경에서 단위전술부대와 중앙지휘소와의 통신연결을 제공하기 위해 사용된다. 하지만, 작전 전술부대가 임무수행을 위해 중앙지휘소로부터 장거리 위치로 이동하거나 지형적 장애물이 있는 경우에는 통신단말간 데이터링크가 단절되어 전술부대로부터 지휘소까지의 데이터 경로가 유효하지 않을 수 있다. 이러한 문제를 해결하기 위하여 본 논문에서는 ADLCoM(Autonomous Data Link Connectivity Maintenance) 구조를 제안한다. ALDCoM하에서 각 전술그룹단위는 하나이상의 GW 노드 (게이트웨이)를 갖으며 GW 노드들은 전술부대 및 지휘소 간의 데이터 링크상태를 지속적으로 확인한다. 만약 데이터링크가 단절될 가능성이 높다면 하나이상의 육상 또는 공중 무인기를 데이터링크를 위한 릴레이로서 동작하도록 요청하여 전술 부대 및 지휘소간, 또는 전술 부대간의 데이터링크의 연결을 지속적으로 유효하게 유지 시킨다. 전술환경을 모의한 시뮬레이션을 통하여 ADLCoM구조가 전술모바일애드혹망의 성능을 현저히 높일 수 있음을 보인다.

외부 망에 연결된 MANET에서의 주소 설정 및 경로 결정 (Address Configuration and Route Determination in the MANET Connected to the External Network)

  • 이재훈;안상현;유현
    • 정보처리학회논문지C
    • /
    • 제15C권6호
    • /
    • pp.539-546
    • /
    • 2008
  • 본 논문에서는 다중-링크 서브넷(multi-link subnet) 문제를 해결하기 위하여 수정된 MANET 구조에 적합한 주소 자동 설정 및 경로 결정 기법을 제안한다. 먼저 다중-홉 무선 네트워크 환경에서 패킷의 중복 수신 문제없이 라우터 광고(Router Advertisement) 메시지를 전송할 수 있도록 하기 위한 Scope-Extended RA(Scope-Extended Router Advertisement) 메시지를 정의한다. 또한 MANET Prefix 옵션을 새로 정의함으로써 MANET 노드가 MANET 내에 있지 않은 호스트로 패킷을 전송하고자 할 때 바로 게이트웨이로 보낼 수 있게 한다. 이렇게 함으로써 반응형 라우팅 프로토콜에서 발생하는 경로 설정을 위한 제어 메시지의 브로드캐스트로 인한 성능 저하를 방지할 수 있다. 제안 기법의 성능을 NS-2 기반의 모의실험을 통하여 분석했으며, 시뮬레이션 결과에 의하면 제안 기법이 제어 메시지 오버헤드 측면에서 우월함을 알 수 있었다.

회로 크기 축소를 기반으로 하는 저 전력 암호 설계 (Low Power Cryptographic Design based on Circuit Size Reduction)

  • 유영갑;김승열;김용대;박진섭
    • 한국콘텐츠학회논문지
    • /
    • 제7권2호
    • /
    • pp.92-99
    • /
    • 2007
  • 본 논문은 기존의 블록 암호 프로세서를 128-bit 구조에서 32-bit구조로 소형화시킨 저 전력 구조를 제안하였다. 본 논문의 목적은 암호 이론 연구가 아닌 실용화 연구로서 실용화 결과를 보이는 것이다. 제안된 구조는 하드웨어 크기를 줄이기 위해 데이터 패스와 확산 함수가 수정되었다. 저전력 암호회로의 예로서 ARIA 알고리즘을 고쳐서 4개의 S-box가 사용되었다. 제안된 32-bit ARIA는 13,893 게이트로 구성되어있으며 기존 128-bit 구조보다 68.25% 더 작다. 설계된 회로는 매그너칩스의 0.35um CMOS 공정을 기반으로 표준 셀 라이브러리를 이용하여 합성되었다. 트랜지스터 레벨에서 전력 시뮬레이션 결과 이 회로의 전력 소모는71MHz에서 기존의 128-bit ARIA구조의 9.7%인 61.46mW으로 나타났다. 이 저전력 블록 암호 회로는 전원이 없는 무선 센서 네트워크 또는 RFID 정보보호에 핵심요소가 될 것이다.

선박 및 실내 N-스크린 서비스를 위한 WPAN 프로토콜 (A WPAN Protocol for N-Screen Services in Indoor and Ship Area Networks)

  • 허경;이성로
    • 한국통신학회논문지
    • /
    • 제40권6호
    • /
    • pp.1185-1192
    • /
    • 2015
  • 센서장비에 장착되는 무선통신 모듈은 선내 통합유무선 네트워크와의 원활한 연결을 위하여 무선 게이트웨이 기능을 수행하는 브릿지(bridge)를 통한 데이터 전송방식이 필요하다. 본 논문에서는 선박 및 실내 Seamless N-스크린 서비스를 위한 무선 통신 MAC 구조로서, WPAN 프로토콜을 적용하고, P2P 스트리밍이 가능한 OSMU(One Source Multi Use) N-스크린 서비스를 제공하기 위해, 그리드 기반 WPAN 네트워킹 기술을 제안하고 성능을 분석하였다. 제안한 그리드 기반 WPAN 네트워킹 기술은 다중 경로 및 신속한 경로 설정이 가능한 N-스크린 통신을 지원한다. 제안한 방식을 시뮬레이션한 결과, 그리드 기반 WPAN 네트워킹 기술은 IEEE 802.15.4 기반망 보다 전송지연시간 측면에서 우수한 성능을 나타내었다.

5'' True Color FED 구동시스템 설계 (Design of 5'' True Color FED Driving System)

  • 신홍재;권오경;곽계달
    • 전자공학회논문지SC
    • /
    • 제38권5호
    • /
    • pp.70-78
    • /
    • 2001
  • 본 연구에서는 전류제어 효과를 갖는 전압제어 펄스폭 변조 방식의 5' true color FED 구동시스템을 설계하였다. 제안한 구동방식은 전압제어 펄스폭 변조방식과 전류제어 방식의 장점을 가지고 있다. 또한, FED 구동회로의 시뮬레이션을 위하여 FED 서브 픽셀에 대한 새로운 회로 모델을 제안한다. 제안된 모델은 FED 서브 픽셀의 특성과 FED 패널의 기생 효과인 게이트 라인간 커플링 현상과 인접한 캐소드 라인을 통하여 흐르는 누설 전류 등을 고려하고 있다. FED 구동회로의 출력단은 제안된 모델을 사용하여 최적화되었다. R.G.B 입력데이터 신호 처리를 병렬처리 방식으로 하여 기존의 직렬처리 방식에 비해서 화면에 영상을 디스플레이하는 duty ratio를 최대로 하여 휘도를 높일 수 있도록 하였다. 이러한 연구 결과를 바탕으로 $300{\times}224$의 해상도를 가지는 5' true color FED를 성공적으로 디스플레이 하였다.

  • PDF

$GF(3^m)$상의 전류모드 CMOS 승산기 설계 (Design of $GF(3^m)$ Current-mode CMOS Multiplier)

  • 나기수;변기녕;김흥수
    • 전기전자학회논문지
    • /
    • 제8권1호
    • /
    • pp.54-62
    • /
    • 2004
  • 본 논문에서는 $GF(3^m)$상의 전류모드CMOS 승산기의 설계에 관하여 논의한다. 피 승산항에 원시원소 α를 곱함으로써 나타나는 피 승산항의 변화를 표준기저 표현을 이용하여 수식으로 전개하였다. $GF(3^m)$ 승산 회로를 구성하기 위하여 전류모드 CMOS를 사용하여 GF(3)상의 가산기와 승산기를 설계하였고 시뮬레이션 결과를 보였다. 기본 게이트들을 이용하여 $GF(3^m)$ 승산기를 설계하였고 m=3인 경우에 대하여 예를 보였다. 본 논문에서 제안한승산회로는 그 구성이 블록의 형태로 이루어지므로 $GF(p^m)$ 상에서 p와 m에 대한 확장이 용이하며, VLSI 구현에 유리하다 할 수 있다. 본 논문에서 제안한승산회로를 타 승산회로와 비교하였고, 개선효과를 확인하였다.

  • PDF