• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2011년도 춘계학술대회 논문집
• /
• pp.1445-1456
• /
• 2011

부산도시철도 추진장치를 종합 제어하는 Chopper Gate Control Unit는 다수의 전자 전기부품, PCB, 전원공급기, 게이트회로증폭기, 프레온가스냉각기, 보호회로 등으로 구성되어 있는 주요장치로서 일본 미씨비시에서 생산된 제품을 사용하고 있다. 최근에는 초퍼장치의 고장 및 시험기 에러가 자주 발생하여 원인분석 결과 Chopper Gate Control Unit內 LPF(Lower Pass Filter)의 장기사용(약25년)으로 인한 노후화와 성능저하가 주요 원인이었음을 밝혀내고 물품구매를 위해 제작사에 문의 하였으나 이미 생산이 중단된 제품으로 별도 주문 제작시에는 고가의 비용이 발생한다. LPF는 몰딩처리가 되어있는 부품으로 수선이 불가하여 자체기술력으로 연구 개발하여 현재 부산도시철도 1호선 전동차에 13set를 적용하여 운영하고 있다. 본 논문에서는 연산 증폭기(OP Amp)와 저항, 콘덴서 등의 조합으로 자체개발한 능동필터인 Active LPF의 특성분석, 회로해석 및 설계, 다기능분석기, 스펙트럼분석기, 오실로스코프 등을 이용한 파형특성과 PS Pice 시뮬레이션 시험결과 등 개발에 관한 연구내용을 다루었다.

• 대한기계학회논문집A
• /
• 제40권1호
• /
• pp.81-86
• /
• 2016

밸브는 배관의 유량을 차단 및 제어하기 위한 장치로써 게이트 밸브, 글로브 밸브, 체크 밸브 등 많은 종류가 사용되고 있다. 그 중 글로브 밸브는 고압력 조건에서의 유량조절이 용이하여 LNG 선박, 증기 배관 등에 사용된다. 본 논문에서는 글로브 밸브의 누설 문제를 구조적으로 해결하기 위해 시트의 형상을 변형하는 방법을 제시하였다. 또한 유한 요소 해석을 통해 각 모델의 응력분포와 변형량을 비교하고 이를 통하여 제안한 모델에 대한 검증을 진행하였다. 시뮬레이션 결과 제안된 모델에서 원주 방향의 변형이 줄어들고, 누설을 감소시킬 수 있는 Self-supporting 효과를 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제16권1호
• /
• pp.143-152
• /
• 2012

본 논문은 스칼라 곱셈, Menezes-Vanstone 타원곡선 암호 및 복호 알고리즘, 점-덧셈, 점-2배 연산, 유한체상 곱셈, 나눗셈 등의 7가지 동작을 수행하는 GF($2^{191}$) 타원곡선 암호프로세서를 하드웨어로 설계하였다. 단순 전력 분석에 대비하기 위해 타원곡선 암호프로세서는 주된 반복 동작이 키 값에 무관하게 동일한 연산 동작으로 구성되는 몽고메리 스칼라 곱셈 기법을 사용하며, GF($2^m$)의 유한체에서 각각 1, (m/8), (m-1)개의 고정된 사이클에 완료되는 GF-ALU, GF-MUL, GF-DIV 연산장치가 병렬적으로 수행되는 동작 특성을 갖는다. 설계된 프로세서는 0.35um CMOS 공정에서 약 68,000개의 게이트로 구성되며, 시뮬레이션을 통한 최악 지연시간은 7.8 ns로 약 125 MHz의 동작속도를 갖는다. 설계된 프로세서는 320 kps의 암호율, 640 kbps을 복호율 갖고 7개의 유한체 연산을 지원하므로 다양한 암호와 통신 분야에 적용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.18-26
• /
• 2011

본 논문에서는 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC 복호기를 설계하였다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계 되었으며, 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용함으로써 기존방법에 비해 검사노드 메모리 용량을 47% 감소시켰다. Matlab 모델링과 시뮬레이션을 통해 고정소수점 비트 폭이 LDPC 복호기의 복호성능에 미치는 영향을 분석하고, 이를 통해 최적의 하드웨어 설계조건을 도출하여 반영하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

• 전기전자학회논문지
• /
• 제12권4호
• /
• pp.255-262
• /
• 2008

본 논문에서는 기존 IGBT의 구조적 한계로 인한 순방향 전압강하와 스위칭 손실간의 트레이드-오프 관계를 극복하고, 좀 더 우수한 전기적 특성을 갖는 새로운 구조의 nMOS 삽입형 IGBT를 제안하였다. 제안된 구조는 IGBT소자의 셀(Cell)과 셀 사이에 존재하는 폴리(poly) 게이트 영역에 nMOS를 형성시킨 구조로 N-드리프트 층으로의 전자, 정공의 주입효율을 증가시켜 기존 구조보다 더 낮은 온-저항과 빠른 스위칭 손실을 얻도록 설계된 구조이다. 시뮬레이션 결과 제안된 구조의 단일 소자인 경우 순방향 전압강하와 스위칭 특성은 각각 2.65V와 4.5us로, 기존 구조가 갖는 3.33V와 5us비해 약 26%의 감소된 순방향 전압강하와 10%의 낮은 스위칭 특성을 보였으며 래치-업 특성은 773A/$cm^2$로 기존 520A/$cm^2$보다 33%의 상승된 특성을 보였다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제24권1호
• /
• pp.1-9
• /
• 2018

LoRa는 최대 30km정도의 넓은 커버리지를 가지고 있어 장거리 위치 측위가 가능하다. 하지만 현재 LoRa환경에서의 위치 오차는 500m를 상회하고 있다. 이로 인하여 LoRa 환경에서 실질적인 위치 서비스를 상용화하기에는 어려움이 따른다. 본 논문에서는 LoRa 환경에서 각 구역별 레퍼런스 노드를 활용하여 모바일 노드에서 게이트웨이로 신호를 보낼 시 정확하지 않은 시각 오차를 보정하여 위치 정확도를 향상시키는 방안을 제안한다. 실험은 MATLAB으로 시뮬레이션을 하였고 Hata 모델을 사용하여 고정적인 noise는 상쇄하고 환경적인 noise 값을 고려하여 실험하였다. 실험 결과 레퍼런스 노드가 많을수록, 모바일 노드에서 레퍼런스 노드가 가까울수록 오차범위가 줄어 든 것을 확인할 수 있었다.

• 대한전자공학회논문지TC
• /
• 제39권4호
• /
• pp.173-179
• /
• 2002

본 논문은 DFE (Decision Feedback Equalizer)구조와 CMA (Constant Modulus Algorithm), 그리고 LMS (Least Mean Square) 알고리즘을 이용한 등화기에 대하여 기술한다. DFE 구조는 기존의 transversal 구조의 등화기에 비하여 빠른 채널 적응 속도와 낮은 BER (Bit Error Rate) 값을 가지며 ISI(Intersymbol Interference)가 심한 환경에서도 좋은 성능을 나타낸다. 본 등화기는 16/64 QAM(Quadrature Amplitude Modulation) 변복조 방식에 적용할 수 있으며, 고속으로 동작할 수 있도록 고속의 곱셈기와 많은 수의 CSA (Carry Save Adder)를 사용하였다. COSSAP/sup TM/ 캐드 툴을 사용하여 부동 소수점 모델과 고정 소수점 모델을 개발하였으며, VHDL 모델을 개발하였다. 시뮬레이션 결과에 따라 feedback 부분과 feedforward 부분에 각각 12개와 8개의 탭을 사용하였으며, 다중 경로 페이딩 채널에서 BER이 10-6일 때를 기준으로 보면 등화기를 사용하지 않은 채널의 BER 보다 SNR(Signal to Noise Ratio)이 4dB 정도 향상되었다. SYNOPSYS/sup TM/ 캐드 툴과 삼성의 0.5 ㎛ standard cell library (STD80) 를 이용하여 로직 합성을 수행하였으며, 전체 게이트 카운트는 약 13만개를 보였다.

• 한국전자통신학회논문지
• /
• 제12권5호
• /
• pp.851-858
• /
• 2017

본 연구에서는 SPWM 구동방식의 단상 풀 브리지 인버터의 전압제어계를 설계하였다. 전압제어계는 단상 풀-브리지 인버터, 출력전압과 기준전압의 오차를 선형적으로 보상하기 위한 PI 제어기, 제어기 신호로부터 SPWM 방식을 이용하여 게이트 신호를 발생시키기 위한 PWM 구동회로, 인버터 출력 전압 파형을 정현 파형으로 필터링하기 위한 LC 필터로 구성하였다. 끝으로, EMTP-RV를 이용하여 PWM 구동방식을 기반으로 하는 단상 풀-브리지 인버터의 전압 제어계를 모델링하였고 수개의 기준전압에 대한 시뮬레이션 연구를 통해 출력전압이 정확하게 기준전압을 수렴하는 것을 확인함으로서 제어계 설계의 유효성을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1349-1359
• /
• 1998

본 논문에서는 디지털 FM 스테레오 합성 신호 발생기(FM stereo composite signal generator)의 구현 결과를 제시하였다. 직접 디지털 주파수 합성기(DDFS)를 응용하여 단일 칩으로 디지털화 하였으며, $1.0\mu\textrm{m}$ CMOS 게이트­어레이 기술로 구현하였다. 설계 결과는 시뮬레이션을 통해 신호 발생 과정을 검증하였고, 디지털 칩을 실장한 평가용 인쇄회로기판을 제작하여 신호 발생 값을 비교 분석하였다. 측정 결과 디지털-아날로그 변환기의 비트 수가 12비트일 때 신호 대 잡음비가 74dB가 측정되었으며, 이는 아날로그 회로보다 14dB 더 우수한 것이다. 범용 스테레오 입출력으로 16비트 디지털-아날로그 변환기를 사용할 경우 아날로그 방식보다 훨씬 우수한 스펙트럼 순수도를 얻을 수 있을 것으로 기대한다. 디지털 FM 스테레오 합성 신호 발생기는 신호 대 잡음비, 정확도, 튜닝 안정성,그리고 집적도측면에서 기존의 아날로그회로보다 우수한 특성을 보인다.

• 한국정보과학회논문지:정보통신
• /
• 제36권1호
• /
• pp.1-11
• /
• 2009

이 논문은 WiMAX기반의 무선 메쉬 네트워크에서 QoS를 지원하는 라우팅 프로토콜을 제안한다. 본 논문에서 제안하는 라우팅 프로토콜은 대역폭과 지연을 QoS 파라미터로 사용하여 QoS 요구사항을 만족시키는 최적 경로를 찾는 테이블 관리(table-driven or proactive) 방식의 홉 간(hop-by-hop) QoS 라우팅 프로토콜이다. 우리는 먼저 WiMAX기반의 무선 메쉬 네트워크의 네트워크 모델을 소개하고, WiMAX기반의 무선 메쉬 네트워크에서 QoS 라우팅 프로토콜이 필요한 이유를 설명한다. 그리고 나서 단말과 게이트웨이 사이를 왕복하는 트래픽의 QoS를 보장하는 테이블 관리 방식 홉 간 QoS 라우팅 프로토콜을 제안한다. 성능평가를 위한 시뮬레이션은 제안하는 라우팅 프로토콜이 QOLSR 프로토콜에 비하여 단대단 지연(end-to-end delay)이 낮고, 패킷 전달률(Packet Delivery Ratio)이 높으며, 라우팅 오버헤드 패킷 량을 줄일 수 있음을 보여준다.