• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.12 no.3
• /
• pp.541-546
• /
• 2008

In this paper, conduction phenomena have been considered for nano structure double gate MOSFET, using the analytical model. The Possion equation is used to analytical model. The conduction mechanisms to have an influence on current conduction are thermionic emission and tunneling current, and subthreshold swings of this paper are compared with those of two dimensional simulation to verify this model. The deviation of current path and the influence of current path on subthreshold swing have been considered according to the dimensional parameters of double gate MOSFET, i.e. gate length, gate oxide thickness, channel thickness. The optimum channel doping concentration is determined as the deviation of conduction path is considered according doping concentration.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.327.1-327.1
• /
• 2016

모바일 기기의 폭발적 증가세로 인해 플래시 메모리의 수요가 증가하고 있다. 낸드 플래시 메모리는 적은 전력 소모량과 높은 전기적 효율 때문에 많은 많은 연구가 이루어지고 있다. 반면에 stress-induced leakage current, positive-charge-assisted tunneling, thermally-assisted tunneling 등의 문제로 신뢰성이 저하되는 문제가 발생한다. 프로그램/이레이즈 동작이 반복되면 소자에서 발생하는 에러의 발생비율이 늘어나 신뢰성이 저하되게 된다. 비록 신뢰성 저하 메커니즘에 대한 연구가 많이 이루어졌으나, 워드라인 스트레스에 의한 프로그램 특성 저하에 대한 구체적인 연구가 진행되지 않았다. 본 연구에서는 플래시 메모리의 워드라인 스트레스로 인한 전기적 특성 감소 현상을 보기 위해, 플로팅 게이트의 두께를 변화시키면서, electron density와 depletion region 의 변화를 관찰하였다. 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 프로그램/이레이즈 동작이 증가함에 따라, 플로팅 게이트에 공핍영역이 생기고, 블로킹 옥사이드와 게이트 사이에 의도하지 않은 트랩이 생기게 된다. 이로 인해 프로그램/이레이즈 동작이 증가함에 따라, 플로팅 게이트의 electron density가 감소하는 경향을 보았다. 이 연구 결과는 낸드 플래시 메모리 소자에서 신뢰성을 향상시키고 프로그램 특성을 증진시키는데 도움이 된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1998.11a
• /
• pp.5-8
• /
• 1998

기존의 바이폴라 논리회로에서 신호변환시 베이스 영역의 소수 캐리어를 빨리 제거 하기 위해서, 베이스 부분의 매몰충을 줄여서 npn트랜지스터의 베이스와 에피충과 기판사이에 병합 pnp 트랜지스터를 생성한 트랜지스터와 게이트 당 전달 지연 시간을 측정하기 위한 링-발진기를 설계, 제작하였다. 게이트의 구조는 수직 npn 트랜지스터와 기판과 병합 pnp 트랜지스터이다. 소자 시뮬레이션의 자료를 얻기 위하여 수직 npn 트랜지스터와 병합 pnp 트랜지스터의 전류-전압 특성을 분석하여 특성 파라미터를 추출하였다. 결과로서 npn 트랜지스터의 에미터의 면적이 기존의 접합넓이에 비해서 상당히 적기 때문에 에미터에서 진성베이스로 유입되는 캐리어와 가장자리 부분으로 유입되는 캐리어가 상대적으로 많기 때문에 이 많은 양은 결국 베이스의 전류가 많이 형성되며, 또 콜렉터의 매몰층이 거의 반으로 줄었기 때문에 콜렉터 전류가 적게 형성되어 이득이 낮아진다. 병합 pnp 트랜지스터는 베이스폭이 크고 농도 분포에서 에미터의 농도와 베이스의 농도 차이가 적기 때문에 전류 이득이 낮아졌다. 게이트를 연결하여 링-발진기를 제작하여 측정한 AC특성의 출력은 정현파로 논리전압의 진폭은 200mV, 최소 전달 지연시간은 211nS이며, 게이트당 최소 전달지연 시간은 7.26nS의 개선된 속도 특성을 얻었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04a
• /
• pp.469-472
• /
• 2001

본 논문은 WAP 스펙 1.1에 기반 하였으며 WAP 서비스 구조는 마이크로 브라우저, 클라이언트 그리고 게이트웨이로 나누어 질 수 있다. 브라우저는 사용자 인터페이스 부분이고 클라이언트는 사용자 단말기에서 WAP 게이트웨이와 상호 통신할 수 있는 프로토콜 층이다. 게이트웨이는 WAP 서비스에서 가장 중요한 역할을 하는 서버부분이다. 이 같은 구성 요소를 가지고 WAP 시스템을 구성하였으며 또한 서비스를 할 수 있는 시뮬레이션을 구현하였다. 클라이언트 부분과 게이트웨이 부분은 리눅스 OS 기반으로 WAP 스펙 1.1에서 정의된 모든 이벤트를 함수로 모듈화 하였고 각 프로토콜 층과의 인터페이스는 사용자 임의의 정의로 구현하였다. 그 외 보안을 담당해주는 WTLS층은 고려하지 않아도 WAP 서비스를 할 수 있으므로 시스템에서는 생략하였으며 또한 WDP층도 단지 데이터만을 전송해주는 의미밖에 없으므로 TCP/IP 상에서 소켓통신으로 구현하였다.

• 전자공학회논문지 IE
• /
• v.47 no.1
• /
• pp.1-5
• /
• 2010

This paper presents new results of the impact of gate structure on hot-carrier-induced performance degradation in SOI low noise amplifier. Circuit simulations were carried out using the measured S-parameters of H--gate and T-gate SOI MOSFETs and Agilent's Advanced Design System (ADS) to compare the performance of H-gate LNA and T-gate LNA before and after stress. We will discuss the figure of merit for the characterization of low noise amplifier in terms of impedance matching (S11), noise figure, and gain as well as the relation between device degradation and performance degradation of LNA.

• Proceeding of EDISON Challenge
• /
• 2016.03a
• /
• pp.292-294
• /
• 2016

이황화몰리브덴을 활용한 전계효과트랜지스터(Field Effect Transistor)는 채널 물질의 우수한 특성으로 차세대 저전력 고성능 스위치와 광전소자로 주목받고있다. Underlap 게이트 구조에서 게이트 길이(L_G), 절연체 두께(T), 절연체 상대유전율(${\varepsilon}_r$)에 따라 변화하는 소자특성을 분석하여 저전력 고성능 $MoS_2$ 전계효과트랜지스터를 위한 게이트 구조 최적화방법을 모색하였다. EDISON simulator 중 Tight-binding NEGF 기반 TMD FET 소자 성능 및 특성 해석용 S/W를 활용하여 게이트 구조에 따른 게이트 전압 - 드레인 전류 상관관계(transfer characteristic)를 얻고, Y-function method를 이용하여 채널 유효전하이동도(Effective Mobility), Sub-threshold Swing, on/off 전류비(on/off current ratio)를 추출하여 비교 분석하였다. 시뮬레이션으로 추출한 소자의 최대 채널 유효전하이동도는 $37cm^2V^{-1}s^{-1}$, on/off 전류비는 $10^4{\sim}10^5$, Sub-threshold Swing은 ~38mV/dec 수준을 보였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.861-864
• /
• 2006

In this paper conduction phenomena have been considered for nano structure double gate MOSFET, using the analytical model. The Possion equation is used to obtain the analytical model. The conduction mechanisms to have an influence on current conduction are thermionic emission and tunneling current, and subthreshold swings of this paper is compared with those of two dimensional simulation to verify this model. The deviation of current path and the influence of current path on subthreshold swing have been considered according to the dimensional parameters of double gate MOSFET, i.e. gate length, gateoxide thickness, channel thickness. The optimum channel doping concentration is determined as the deviation of conduction path is considered according to channel doping concentration.

• 전자공학회논문지 IE
• /
• v.49 no.2
• /
• pp.58-64
• /
• 2012

In this paper, we proposed a distributed gateway for ubiquitous healthcare system. We also designed and implemented protocol conversion and processing algorithms to exchange a seamless information, the bio signals between the databases and the receiving devices from ZigBee to gateway and from the gateway to database and network. The distributed gateway system consists of the bio signal acquisition, ZigBee modules, distributed databases, and gateways. The bio signals detected by the ZigBee module are sent to the gateway. The distributed gateway analyzes the data being transferred, sends those to the receiving devices, and lets the authorized personnel access. The proposed system can be utilized in various fields including activity analysis for the elderly, security systems, home network service, and so on.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.44 no.3 s.357
• /
• pp.1-6
• /
• 2007

A drain bias switching technique is presented to enhance power added efficiency for WiBro and wireless LAN dual band and dual mode transmitter. Some simulations have been done to predict the effect of drain and gate bias change, and bias switching is proposed to get the higher efficiency for dual mode transmitter which generates different output power for different applications. With drain bias switching and simulated optimum fixed gate bias, the amplifier shows dramatic PAE improvement compared to the amplifier without bias switching. The drain and gate bias switching technique will be useful for multi mode communication system with various functions.

• Journal of Internet of Things and Convergence
• /
• v.9 no.6
• /
• pp.75-81
• /
• 2023

This study propose the traffic shaping scheme on IoT Network. The proposed scheme can be operated on the gateway which called sink node and control the IoT traffic with considering the traffic type(real-time based or non real-time based). It is proved that the proposed scheme shows a efficient and compatible result by the numerical analysis and the simulation on the proposed model. And the efficient of the proposed scheme by the numerical analysis has a approximate result of the simulation.