MoS2 Field Effect Transistor 저전력 고성능 소자 구현을 위한 게이트 구조 설계 최적화

  • 박일후 (전기전자공학과 나노소자연구실, 고려대학교) ;
  • 장호균 (전기전자공학과 나노소자연구실, 고려대학교) ;
  • 김철민 (전기전자공학과 나노소자연구실, 고려대학교) ;
  • 이국진 (전기전자공학과 나노소자연구실, 고려대학교) ;
  • 김규태 (전기전자공학과 나노소자연구실, 고려대학교)
  • Published : 2016.03.22

Abstract

이황화몰리브덴을 활용한 전계효과트랜지스터(Field Effect Transistor)는 채널 물질의 우수한 특성으로 차세대 저전력 고성능 스위치와 광전소자로 주목받고있다. Underlap 게이트 구조에서 게이트 길이(L_G), 절연체 두께(T), 절연체 상대유전율(${\varepsilon}_r$)에 따라 변화하는 소자특성을 분석하여 저전력 고성능 $MoS_2$ 전계효과트랜지스터를 위한 게이트 구조 최적화방법을 모색하였다. EDISON simulator 중 Tight-binding NEGF 기반 TMD FET 소자 성능 및 특성 해석용 S/W를 활용하여 게이트 구조에 따른 게이트 전압 - 드레인 전류 상관관계(transfer characteristic)를 얻고, Y-function method를 이용하여 채널 유효전하이동도(Effective Mobility), Sub-threshold Swing, on/off 전류비(on/off current ratio)를 추출하여 비교 분석하였다. 시뮬레이션으로 추출한 소자의 최대 채널 유효전하이동도는 $37cm^2V^{-1}s^{-1}$, on/off 전류비는 $10^4{\sim}10^5$, Sub-threshold Swing은 ~38mV/dec 수준을 보였다.

Keywords