• Title/Summary/Keyword: 게이트위치

Search Result 240, Processing Time 0.029 seconds

Robust Design of Gate Locations and Process Parameters for Minimizing Injection Pressure of an Automotive Dashboard (자동차 대시보드의 사출압력 최소화를 위한 게이트 위치와 공정조건의 강건설계)

  • Kim, Kwang-Ho;Park, Jong-Cheon
    • Journal of the Korean Society of Manufacturing Process Engineers
    • /
    • v.13 no.6
    • /
    • pp.73-81
    • /
    • 2014
  • In this paper, multiple gate locations and process conditions under concern are automatically optimized by considering robustness to minimize the injection pressure required to mold an automotive dashboard. Computer simulation-based experiments using orthogonal arrays(OA) and a design-range reduction algorithm are consolidated into an iterative search scheme, which is then used as a tool for the optimization process. The robustness of a design is evaluated using an OA-based simulation of process fluctuations due to noise as well as the signal-to-noise ratio. The optimal design solution for the automotive dashboard shows that the robustness of the injection pressure is significantly improved when compared to the initial design. As a result, both the die clamping force and the pressure distribution in the part cavity are also much improved in terms of their robustness.

Determination of Gate Position Considering Robustness in Injection Mold Design (사출금형 설계에서 강건성을 고려한 게이트 위치의 결정)

  • Park, Jong-Cheon;Kim, Kyung-Mo
    • Journal of the Korean Society of Manufacturing Process Engineers
    • /
    • v.16 no.5
    • /
    • pp.113-118
    • /
    • 2017
  • In this paper, we propose a design procedure for determining the gate position robust to changes and inherent fluctuations in the process conditions during injection molding. To evaluate the robustness of the gate position, the signal-to-noise ratio is used, and noise conditions are implemented using orthogonal arrays, where the process variables are considered as noise factors and possible process fluctuations are set as the levels of the noise factors. To show the usefulness of the proposed robust design procedure, we apply it to a computer CPU baseplate. As a result, it is shown that a robust gate position can be determined that reduces the average warpage deflection by 2.4% and 1.7%, and the variance by 3.4% and 5.1%, compared to the two initial gate positions.

Modeling of DFIG based Variable-Speed Pumped Storage Hydro (DFIG 기반의 가변속 양수발전 시스템 모델링)

  • Liu, Zhenqian;An, Hyunsung;Cha, Hanju
    • Proceedings of the KIPE Conference
    • /
    • 2018.11a
    • /
    • pp.15-17
    • /
    • 2018
  • 본 논문은 DFIG기반의 가변속 양수발전소의 조속기, 터빈-수압관(penstock), 발전기/컨버터 및 시스템 제어기를 모델링하였으며, 발전기/컨버터 모델은 하나의 전류원과 임피던스로 등가화 되었다. 최적 운전 조건을 위한 터빈의 속도와 게이트 위치 지령치는 시스템 제어기를 통해서 얻을 수 있으며, 계통 전력의 지령치를 통해서 발전기/컨버터 모델의 전류 지령치를 만들며. 터빈 회전속도와 게이트 위치는 DFIG의 속도와 지령 속도의 비교를 통해 출력된다. 시뮬레이션 모델링을 통해 전력의 지령치 변화에 따라 계통의 전력과 터빈의 응답성을 확인하였다.

  • PDF

KT 홈네트워킹 사업 추진방향

  • 장병수
    • Proceedings of the Korea Contents Association Conference
    • /
    • 2003.11a
    • /
    • pp.3-10
    • /
    • 2003
  • 메가패스(최고속인터넷)접속망 종단에 위치한 홈게이트웨이와 정보단말, 가전기기들을 유/무선네트워크로 연결하고, 이를 통한 기기간 데이터 공유, 제어 및 상호통신으로 고품격 주거문화를 형성, 고객의 생활 편의와 재산가치 상승을 제공하는 사업

  • PDF

Analysis of Conduction-Path Dependent Off-Current for Asymmetric Double Gate MOSFET (비대칭 이중게이트 MOSFET의 차단전류에 대한 전도중심 의존성 분석)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.19 no.3
    • /
    • pp.575-580
    • /
    • 2015
  • Asymmetric double gate(DG) MOSFET is a novel transistor to be able to reduce the short channel effects. This paper has analyzed a off current for conduction path of asymmetric DGMOSFET. The conduction path is a average distance from top gate the movement of carrier in channel happens, and a factor to change for oxide thickness of asymmetric DGMOSFET to be able to fabricate differently top and bottom gate oxide thickness, and influenced on off current for top gate voltage. As the conduction path is obtained and off current is calculated for top gate voltage, it is analyzed how conduction path influences on off current with parameters of oxide thickness and channel length. The analytical potential distribution of series form is derived from Poisson's equation to obtain off current. As a result, off current is greatly changed for conduction path, and we know threshold voltage and subthreshold swing are changed for this reasons.

Implementation of Automatic Gateway System Using the DSRC (단거리전용무선통신(DSRC)을 이용한 자동게이트시스뎀 구현)

  • Hong Seung-Bum;Hong Gyo-Young;Kim Woong-Yi;Kang Kyung-Woo
    • The Journal of The Korea Institute of Intelligent Transport Systems
    • /
    • v.3 no.2 s.5
    • /
    • pp.105-117
    • /
    • 2004
  • CVO(Commercial Vehicle Operations) of Intelligent Transport Systems is the system to manage effciently cargo distribution as providing at real time the information of cargo location and situation through nS and GPS technology. In this paper, we proposed the Gate Automation System of harbors among AVI/AEI. To implement this system, we use the DSRC(Dedicated Short Range Communication) which adopts an wireless communication between RSE(Road-side Equipment) and OBE(on-Board Equipment) on a vehicle. When constructing the automation gateway system of harbors, the business application ability are reviewed practically and the logistics facilities to be constructed in the near future nay use this paper results according to the international standard and it could help complete integrated logistics system.

  • PDF

Performance Measurement of LoRaWAN Communications using P2P Mode with Indoor Gateway Placement (실내 게이트웨이 설치 환경에서 P2P 기반의 LoRa 통신 성능 측정 실험에 관한 연구)

  • Kang, Kyungwoo;Lee, Eun-Kyu
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2017.11a
    • /
    • pp.1254-1257
    • /
    • 2017
  • LoRa는 저전력 및 장거리 작동을 위해 설계된 새로운 ISM 대역 무선 기술이며, LoRaWAN은 LoRa에서 정의된 광역 네트워크 프로토콜이다. 본 논문에서는 실제 환경에서 LoRaWAN 기술의 통신 성능을 검증하는 것을 목표로 한다. 이를 위해, 캠퍼스 내에 LoRaWAN 실험을 위한 실제 테스트 베드를 구축했다. 사용자들이 사용하는 실제 환경을 만들기 위해 통신 게이트웨이를 실내에 설치하였고, 캠퍼스의 실내외 다수 위치에서 데이터를 P2P 방식으로 게이트웨이에게 전송한다. 실험에서는 대역폭, 코딩 속도, 확산 계수 및 전송 전력을 변화시켰으며, 성능 검증을 위해 신호대잡음비와 패킷 전송률을 측정하여 결과를 분석한다.

Design of group authentication and key exchange scheme for group-based communication in IoT environment (IoT 환경에서 그룹 기반 통신을 위한 그룹 인증 및 키 교환 기법 설계)

  • Lee, Dae-Hwi;Lee, Im-Yeong
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2018.05a
    • /
    • pp.157-158
    • /
    • 2018
  • IoT 환경에서는 다양한 센서 디바이스들이 각 디바이스들의 역할과 위치에 따라서 그룹 형태를 이루어 통신을 하게 된다. 그룹 형태의 센서 디바이스들이 통신하는 그룹 기반 통신에서는 수집된 정보를 게이트웨이와 같은 상위 디바이스에게 안전하게 전송해야 한다. 이 때 센서 디바이스들은 게이트웨이와의 인증 과정이 필요하며, 인증 후에 세션키를 분배하여 안전한 통신을 수행할 할 수 있다. 하지만, 일반적인 환경에서는 센서 디바이스의 수가 많아질수록 게이트웨이가 인증을 수행하고 키를 분배하기까지는 매우 큰 오버헤드가 발생하게 된다. 따라서 본 논문에서는 IoT 환경에서 그룹 기반 통신에 대한 보안 요구사항을 분석하고, 그룹 환경에서 사용될 수 있는 그룹 인증 기법에 대해 설계한다.

A New Placement Algorithm for Gate Array (새로운 게이트 어레이 배치 알고리듬)

  • Kang, Kyung-Ik;Chong, Jong-Wha
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.26 no.5
    • /
    • pp.117-126
    • /
    • 1989
  • In this paper, a new placement algorithm for gate array lay out design is proposed. The proposed algorithm can treat the variable-sized macrocells and by considering the I/Q pad locations, the routing between I/Q pads and the internal region of a chip can be automated effectively. The algorithm is composed of 3 parts. which are initial partitioning, initial placement and placement improvement. In the initial placement phase, a given circuit is partitioned into 5 sub-circuits, by clustering method with considers connectivities of cells not only with I/Q pads but also with related partitioned groups is used repeatedly to assign a unique position to each cell. In the placement improvement phase, the concept of probabilistic wiring density is introduced, and cell moving algorithm is proposed to make the density in a chip even.

  • PDF

A Neural Network Model for Visual Selection: Top-down mechanism of Feature Gate model (시각적 선택에 대한 신경 망 모형FeatureGate 모형의 하향식 기제)

  • Kim, Min Sik
    • Korean Journal of Cognitive Science
    • /
    • v.10 no.3
    • /
    • pp.1.2-1.2
    • /
    • 1999
  • 시각적 선택에 대한 과거 정신물리학적, 신경 생리학적 연구결과를 토대로 Feature Gate 라는 신경 망 모형을 제안하였다. 이 모형에는 공간 배치도가 위계 적으로 구성되어 있으며, 정보의 흐름이 위계의 각 수준으로부터 그 다음 수준으로 넘어갈 때 주의 게이트에 의해 조절되도록 되어 있다. 주의 게이트들은 독특한 세부 특징을 가진 위치에 반응하는 상향식 시스템과 표적 세부 특징이 있는 위치에 반응하는 하향식 기제 모두에 의해 조절된다. 본 연구는 Feature Gate 모형의 하향식 기제에 초점을 맞추어 모형을 설명하고, 현재 다른 모형들이 설명하지 못하는 Moran & Desimone(1985)의 연구결과를 이 모형이 어떻게 설명하는지를 제시하고자 한다. Feature Gate 모형은 병렬 적인 세부특징 검색, 계열 적 접합표적 검색, 단서에 의한 주의의 점진적 감소 모형, 세부특징-주도적인 공간적 선택, 주의의 분할, 방해자극 위치의 억제, 주변 억제 등을 포함한 시각적 주의 연구의 여러 가지 많은 현상들을 설명하는데 하나의 일관적인 해석을 제공해 준다. 앞으로 이 모형을 더욱 확장, 발전 시켜 세부특징의 조합된 배열에 반응하는 상위 수준의 유닛을 사용한다면 시각적 선택과정이 포함된 형태 재인 모형으로 개발될 수 있다.