• 정보과학회 논문지
• /
• 제44권1호
• /
• pp.13-20
• /
• 2017

메시지 처리기란 클라이언트들로부터 수신된 다양한 포맷의 메시지를 수신 메시지 별 쓰레드를 생성하여 처리하고 그 결과를 목적지로 전달하는 서버 소프트웨어를 말한다. 본 논문에서는 SEDA(The Stage Event Driven Architecture) 구조의 메시지 처리기에서 각 수행함수가 CPU 또는 IO bound 특성을 가질 수 있다는 점에 착안하여, 수행 함수 별 특성을 고려해 쓰레드를 각 코어에 매핑하는 FC-TM(Function Characteristic aware Thread Mapping) 기법을 제안하였다. 본 논문에서는 메시지 처리에 필요한 각 수행함수의 특성이 정적인 것으로 가정하였다. 따라서 수행 가능한 함수를 미리 프로파일링(profiling)하여 특성을 분석한 후, 실제 수신되는 메시지에 따라 단위시간 당 처리량(throughput)이 최대가 되도록 쓰레드를 매핑하였다. 성능 평가 결과 IO bound한 함수가 특정 비율 이상 있을 경우, 기존 연구보다 단위시간당 처리량이 최대 72%까지 증가하였다.

• 정보관리학회지
• /
• 제39권2호
• /
• pp.159-202
• /
• 2022

'국가 연구데이터플랫폼'과 '바이오 연구데이터플랫폼'은 비교적 최근 구축되어 활발하게 각각의 생태계를 만들어 가고 있다. 따라서 다른 메타데이터 표준을 기반으로 독립적으로 구축되어 향후 상호운용성의 문제가 발생할 수 있다. 본 연구의 목적은 각 플랫폼의 메타데이터 요소를 매핑하고, 이를 검증하여 상호운용성을 확보하기 위한 기반을 제안하는 것이다. 이를 위해 각 플랫폼의 메타데이터 표준을 분석하고 크로스워크 대상을 선정하여 매핑한 후, 바이오 분야 전문가를 통해 매핑된 요소의 적합성을 검증하고 더 적절한 매핑 요소를 추천받아 데이터셋 및 파일에 대한 메타데이터 요소를 도출하였다. 이를 통해 각 플랫폼의 메타데이터가 의미적으로 연결될 수 있는 가능성과 상호운용성 확보를 위한 기반을 확인할 수 있었다.

• 전자공학회논문지C
• /
• 제36C권6호
• /
• pp.9-17
• /
• 1999

본 논문에서는 시간제약 조건을 고려한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 논리식을 DAG로 구성하여 각 노드를 검색한 후, 출력에지가 2이상인 노드를 분할하지 않고 노드를 복제(replication)하여 DAG을 재구성함으로써 지연시간과 CLB의 개수가 최소화 되도록 하였다. 즉, 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정한다. 그런 다음 각 노드의 초기비용과 전체비용을 계산하여 CLB의 k-OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들을 병합하고 네 번째로 주어진 소자의 CLB안에 있는 k-OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논 문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 기술 매핑 툴인 TEMPLA에 비해 CLB의 개수가 18% 감소되었다.

• 한국컴퓨터정보학회논문지
• /
• 제4권3호
• /
• pp.35-46
• /
• 1999

본 논문에서는 시간적 조건에서 실행시간을 개선한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 논리식을 DAG로 구성하여 각 노드를 검색한 후. 출력 에지의 수가 2이상인 노드를 분할하지 않고 최상위 노드만을 복제(replication)하여 DAG를 팬 아웃 프리 트리로 재구성함으로써 지연시간과 CLB의 개수가 최소화되며 실행 시간도 개선하였다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 초기비용과 전체비용을 계산하여 CLB의 k-OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고. 주어진 소자의 CLB안에 있는 k-OR텀 개수에 맞게 Bin packing를 실행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TMCPLD에 비해 실행 시간이 20.3% 감소되었다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.79-85
• /
• 2001

본 논문에서는 시간제약 조건하에서 면적을 고려한 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 EDIF나 부울식의 불린 네트워크에서 궤환을 검출한 후 궤환이 있는 변수를 임시 입력변수로 분리하여 조합논리회로로 구성한다. 구성된 회로는 DAG 형식으로 표현한다. DAG에서 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드는 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 결정한다. 각 노드가 가지고 있는 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB의 OR텀수보다 비용이 초과되지 않는 노드를 병합하여 매핑 가능한 클러스터를 구성한다. 매핑 가능 클러스터들 중에서 가장 짧은 다단의 수를 갖는 클러스터들을 선택하여 그래프 분할을 수행한다. 분할된 클러스터들은 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 빈 패킹(Bin packing)을 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 62.6%의 논리블록의 수가 감소되었고, TEMPLA에 비해 17.6% 감소되었다. TMCPLD와의 결과 비교는 조합논리 회로의 5개 회로만을 비교한 결과 4.7% 감소되었다. 이와같은 실험결과는 CPLD를 이용한 기술매핑에 상당한 효율성을 제공할 것으로 기대된다.

• 한국HCI학회:학술대회논문집
• /
• 한국HCI학회 2006년도 학술대회 1부
• /
• pp.735-740
• /
• 2006

유비쿼터스 가정환경에서 서비스를 제공하기 위한 다양한 장치들은 각기 고유한 인터페이스를 가진다. 사용자는 이 장치들을 제어하기 위해서 각각 다른 인터페이스에 익숙해야 하며, 결국 장치 수만큼의 인터페이스를 다루어야 한다. 이와 같은 불편을 해소하기 위해서는 하나의 입력 장치로 여러 장치들을 조작하는 사용자 인터페이스가 필요하다. 특히 유비쿼터스 가정환경에서는 다양한 장치들의 상태 및 기능 등이 동적으로 변하고, 장치가 설정되는 환경도 일정하지 않기 때문에 사용자 중심의 유비쿼터스 환경을 제공하기 위해서는 다양한 인터페이스를 통합할 필요가 있다. 사용자가 비슷하게 인지하는 이종 장치들의 기능을 통합하여 사용자 인터페이스의 동일한 입력으로 매핑한다면 사용자의 부담을 줄일 수 있을 것이다. 본 논문에서는 유비쿼터스 가정환경의 다양한 장비들과 인터페이스 사이의 입출력 관계를 분석하여 시맨틱 네트워크로 모델링하는 방법을 제안한다. 각 장치의 상태와 기능을 시맨틱 네트워크로 정의하고, 노드나 엣지 사이의 유사도를 평가하여 장치와 사용자 인터페이스 사이를 자동으로 매핑한다. 제안하는 방법을 가정환경 입출력장치에 적용하고, 입출력 매핑을 시뮬레이션하는 환경을 구현하여 유용성을 검증한다.

• 대한전자공학회논문지SP
• /
• 제41권5호
• /
• pp.225-233
• /
• 2004

본 논문에서는 기존에 PC 모니터와 프린터 사이의 색 재현성 향상을 위해서 사용되던 색역폭 매핑 방법을 디스플레이 장치에 적용하기 위한 실시간 색역폭 매핑 방법을 제시하였다. 다양한 디스플레이 장치가 개발됨에 따라서 각 디스플레이 별로 색 재현성의 차이가 발생하고 있으며 기존의 색역폭 매핑 방법을 디지털 TV의 디스플레이 장치에 적용하기 위해서는 수 나노초 단위의 처리 속도가 필요하다. 이를 위하여 본 논문에서는 절감 3차원 룩업 테이블(three-dimensional reduced resolution look-up table)의 하드웨어 구조를 제안하고 이를 이용하여 색역폭 매핑을 실시간으로 수행하는 방법을 제공한다. 제안된 하드웨어 구조는 먼저 simulation을 통하여 타당성을 검증하였으며 이후 FPGA와 ASIC으로 구현되어 디지털 TV의 디스플레이 장치의 화질 개선에 성공적으로 적용되었다.

• 대한공간정보학회지
• /
• 제5권2호
• /
• pp.193-205
• /
• 1997

대용량의 매핑 자료를 다수의 사용자들이 효율적으로 공유하는데는 클라이언트-서버 환경에서 복제 일관성을 위한 분산 모델 개발이 요구된다. 기존의 분산 모델은 각 사이트들의 사본간의 일관성을 강조했으나 GUI를 이용한 화면과 사본간의 일관성이 고려되지 못하여 매핑 시스템과 같은 장기 트랜잭션에는 적합하지 않다. 매핑자료의 특성상 분산 환경에서 트랜잭션들의 일관성을 유지하는데는 시간 지연이 많으므로 병행효율이 중요하다. 본 연구에서는 디스플레이 록을 이용하여 GUI 화면과 사본들 사이의 일관성을 지원한다. 매핑자료의 특성을 이용하여 낙관적 병행제어 기법과 일관성 모델을 개선하여, 처리효율을 향상하는 일관성 모델을 제시한다.

• 한국측량학회지
• /
• 제19권1호
• /
• pp.19-26
• /
• 2001

기술적인 프로젝트를 수행하는 기관들은 전문가들의 도움을 받는 것이 보편화되어가고 있다. 프로젝트를 사전 검토하는 전문가들은 정보화 기술과 측량 및 매핑의 변화된 기술과 함께 경제적인 방법에 대한 분야에 대한 전문적인 지식이 있어야 한다. 토털스테이션, GPS, 정사사진, 수치지도 및 위성 리모트센싱과 같은 새로운 측량 및 매핑 방법은 과거의 측량 개념을 송두리째 바꾸어버렸다. 또한 매핑에 대한 기술은 지난 50년 동안 기계식에서 해석적 그리고 수치적으로 크게 변화되었다. 이제 측량 및 매핑 방법들의 적절한 선택은 특정한 기술의 사용보다는 비용과 효과 측면에서의 결정사항이 되고 있다. 예를 들어 GPS측량기는 종래의 측량기기보다 더 비싸지만 비용효율적인 측면에서 장점을 제공하고 있다. 본 연구에서는 측량 및 매핑 프로젝트에서의 비용인자와 효과인자를 독립적으로 평가하였고, 비용/효과 비(B/C비)를 평가모델에 사용하여 각 측량방법의 비용 효과를 비교하였다. 측량 및 매핑 방법들의 비용 대 효과 모델은 전체 프로젝트에서 경제적인 결과를 얻을 수 있을 것이다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제16권3호
• /
• pp.41-48
• /
• 2010

포톤 매핑은 대표적인 전역 조명 방법으로써 광원에서 많은 수의 포톤을 방출하여 이를 이용해 사실적인 렌더링을 수행한다. 하지만 매우 많은 수의 포톤을 추적하기 때문에 실시간 렌더링이 힘들고 많은 양의 메모리를 사용하는 문제가 있다. 이러한 문제를 개선한 방법이 점진적 포톤 매핑이다. 기존의 점진적 포톤 매핑은 먼저 광선 추적법을 통해 각 광선과 물체와의 충돌 위치를 찾는다. 다음으로 포톤 추적 단계에서는 반복적으로 적은 수의 포톤을 방출하고, 충돌 위치를 중심으로 하며 고정된 반지름을 가지는 구 안에 들어오는 포톤으로 포톤의 밝기를 누적한다. 이 방법은 포톤 매핑보다 자원을 적게 소모하지만, 방출된 포톤이 임의의 방향으로 진행하기 때문에 충분한 포톤을 확보하고 부드러운 영상을 렌더링하기 위해 많은 시간이 필요하다. 이를 보완하기 위해 본 논문에서는 포톤 탐사 단계를 추가하여 구 안에 들어오는 포톤들의 분포를 계산하고 그에 따라 구의 반지름을 조절하는 방법을 제안한다. 또한 래디언스 추정 과정에 콘 필터를 적용하여 영상을 선명히 렌더링한다.