• 한국통신학회논문지
• /
• 제18권6호
• /
• pp.871-880
• /
• 1993

전통적인 2진 가산규칙은 올림수를 발생시키고 MSB까지 올림수 전달이 발생하므로 직렬가산을 수행한다. 따라서 2진 가산에서 올림수 전달은 광의 병렬성을 최대한으로 이용할 수가 없다. MSD 수체계를 사용한 평가산기는 전통적인 2진 가산에서 발생하는 연속적인 올림수 전달을 제한하도록 제안되었다. 그러나 MSD 수체계는 MSD의 3가지 디지트를 표현하기 위하여 3가지 다른 상태로 부호화해야 한다. 본 논문에서는 SS방법을 사용하여 2-비트 가산규칙에 근거한 광병렬 가산기의 구성을 제안한다.

• 전자공학회논문지CI
• /
• 제40권5호
• /
• pp.241-249
• /
• 2003

십진수를 위한 가산기 구현에서 지연시간을 줄일 수 있는 carry lookahead(CLA)을 이용한 십진수 가산 회로 선계를 제안한다. 이자 계산과 같은 십진 소수에 의한 반복계산에서 이진수 체계를 사용하면 절단오차는 누적된다. 이를 방지하기 위하여 BCD 회로 사용은 불가피하다. BCD 계산에서의 속도개선은 CLA 회로를 이용하여 개선될 수 있다. BCD 회로에서 CLA 회로 사용을 위해 제안된 캐리 생성 및 캐리 전파회로를 도출하여 가산기 설계에 사용하였다. 이 CLA 방식을 사용한 BCD 가산에서 기존의 BCD 가산회로와 지연시간을 비교하였을 때 상당한 속도개선이 이루어졌다. 또한 3초과 코드를 이용한 가산회로의 경우 CLA 방식 사용과 지연시간에 영향을 미치는 회로부분을 개선함으로써 CLA만 이용했을 때 보다 지연시간을 10게이트 지연시간만큼 더욱 줄일 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.62-65
• /
• 2011

FPGA는 대용량의 게이트를 지원하는 하드웨어를 프로그램 할 수 있는 디바이스이다. ASIC을 위해 설계된 로직은 칩으로 제조되기 전에 검증 과정을 거친다. 이 검증 과정에서 시뮬레이션의 한계를 극복하기 위해 FPGA를 사용한 에뮬레이션 방법을 많이 채택한다. 에뮬레이션 과정에서 ASIC의 동작 속도로 검증하는 것이 바람직하지만 FPGA의 특성상 ASIC과 같은 속도로 동작하기는 쉽지 않은 것이 현실이다. 본 논문에서는 HDL 코딩 방법에 따른 FPGA의 성능 민감도를 실험하였다. 실험 및 평가를 위해 다양한 알고리즘을 가진 가산기를 이용하였고 각 가산기 종류와 비트수에 따라 Verilog-HDL을 이용하여 코딩하였으며 대표적인 FPGA 제조사(Altera와 Xilinx)별, 디바이스별로 동작 속도와 자원 사용량을 측정하였다. 실험 결과 FPGA 제조사별로 다른 경향을 보임을 확인하였다. 성능 면에서는 비트별로 다소 차이는 있지만 Altera 디바이스에서는 Ripple Carry, Carry Lookahead 가산기보다 Prefix 가산기의 성능이 우수하게 나왔다. Xilinx 디바이스에서는 예상과 달리 가산기들 사이의 성능 차이가 크게 나지 않았으며 Ripple Carry, Carry Lookahead 가산기가 Prefix 가산기보다 높은 성능을 보이는 경우도 있었다. 비용 면에서는 디바이스별로 큰 차이가 나지 않았으며 ASIC과 비슷한 성능 민감도를 보였다. 그리고 각 제조사에서 제공하는 IP(Intellectual Property) Core를 사용했을 경우는 대부분의 디바이스에서 우수한 성능을 보여 주었다. TSMC 90nm 공정 기술로 제작한 ASIC과 IP Core를 비교했을 때는 ASIC의 성능이 4배 정도 우수한 것으로 나타났다.

• 한국통계학회:학술대회논문집
• /
• 한국통계학회 2005년도 춘계 학술발표회 논문집
• /
• pp.257-262
• /
• 2005

현행 대학수학능력시험에서는 영역별로 선택과목제가 본격적으로 도입되어 시행되고 있으며, 과목별 난이도의 차이를 사후적으로 보정하기 위하여 표준점수제를 도입하여 운영하고 있다. 그러나 표준점수제를 실제 운영해본 결과 적지 않은 문제점들이 드러난바 있다. 이 연구에서는 이러한 표준점수제의 문제점을 집중 분석해 보고, 이에 대한 대안으로 가산점수제를 제안하여 지난 2005 수능 결과에 적용해 보았다. 그 결과 제안된 가산점수제는 기존의 표준점수제가 갖고 있던 여러 가지 문제점들을 크게 완화하거나 해소하는 것으로 나타났다.

• 한국전통조경학회지
• /
• 제34권4호
• /
• pp.26-36
• /
• 2016

본 연구는 조선시대 청계천 주변의 가산에 대하여 그 위치와 장소를 확인하고, 근대화 과정 속에서 사라졌거나 변화된 모습의 현황을 확인해 보기 위한 것이다. 청계천 준설과 관련된 고문헌자료 및 고지도를 통한 문헌조사와 가산의 실제위치 및 현황을 파악하기 위한 현장조사로 진행되었다. 연구내용은 다음과 같다. 첫째, 조선시대 청계천 관련 고문헌과 고지도를 통해서 청계천 주변 가산 관련 내용 및 기록을 선별하였고, 주로 세종 대에 지류 및 세류의 준설작업과 영조 대의 대규모 준설에 의해 가산이 조성되었다는 사실을 확인할 수 있었다. 둘째, 고지도에 나타난 청계천 주변의 가산 및 수림대의 위치를 파악하였으며, 그 위치가 오간수문을 중심으로 도성 안과 밖의 청계천 양안, 그 주변의 지류 주변임을 알 수 있었다. 셋째, 가산의 위치는 수선전도의 축척지도화방안을 토대로 고지도상의 가산을 현지도상에서 파악하고, 현지조사를 통해서 가산으로 표현된 장소들의 현황을 조사하였다. 연구결과 조선시대 청계천 주변에 조성된 가산은 대부분 19세기말 이래로 진행된 도시개발로 인해 사라졌지만 아직도 그 흔적이 일부 남아있음을 확인하였다.

• 부동산연구
• /
• 제28권4호
• /
• pp.75-88
• /
• 2018

본 연구는 주택담보대출 가산금리가 주택담보대출에 미치는 영향을 분석하는데 그 목적이 있다. 특히, 가산금리의 구조적 변화 여부, 구조적 변화가 존재할 경우 그에 따른 주택담보대출로의 영향을 면밀하게 분석하고자 한다. 실증분석을 위해 주택담보대출, 주택담보대출금리, COFIX금리, 가산금리를 이용하였으며, 분석기간은 2010년 12월부터 2017년 12월까지이다. 분석결과, 가산금리와 주택담보대출에 통계적으로 유의한 구조적 변화가 존재(각각 2015년 5월과 6월)하였으며 가산금리의 구조적 변화가 주택담보대출의 구조적 변화에 영향을 미친 것으로 추정된다. 가산금리는 기준금리인 COFIX금리와 대출금리인 주택담보대출금리보다 주택담보대출에 더 큰 영향을 미치는 것으로 나타났으며 가산금리가 주택담보대출에 큰 부담으로 작용하는 것으로 나타났다. 대내외적으로 경제의 불확실성이 증가하고 있는 상황에서 금리인상에 대한 압력이 가중되고 있다. 이러한 환경과 여건 등을 고려해 볼 때 향후 금리인상은 불가피할 전망이다. 현재 우리나라의 경제수준에서 기준금리와 가산금리가 동시에 증가하게 된다면 가계의 대출 상환 및 이자에 대한 부담이 가중되어 경기침체로 이어질 것이 자명하다. 따라서 객관적이고 투명하지 못한 은행의 자의적인 가산금리 산정을 사전에 방지하여 금융소비자를 보호할 수 있도록 금융당국의 제도적 장치 마련이 시급하다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.183-195
• /
• 2012

본 논문에서는 동일한 크기의 지수를 갖는 십진 부동소수점 오퍼랜드의 가산 및 감산연산을 빠르게 하기 위해, 두 개의 데이터 경로를 가지는 십진 부동소수점 가산기를 제안한다. 제안된 십진 부동소수점 가산기는 L. K. Wang의 오퍼랜드 정렬 계획을 사용하지만 오퍼랜드의 지수 크기가 같을 경우 정밀도를 보장하는 범위 내에서 속도 향상을 위해 고속의 데이터 경로를 통해 연산한다. 제안된 가산기의 성능 평가를 위해 Design Compiler에서 SMIC사의 $0.18{\mu}m$ CMOS 공정 테크놀로지 라이브러리를 이용하여 합성하였다. 합성 결과 면적은 L. K. Wang의 가산기와 비교하여 8.26% 증가하였지만 전체 임계경로의 지연시간이 10.54% 감소하였다. 또한 같은 크기의 지수를 가지는 오퍼랜드를 연산할 때는 임계경로보다 13.65% 단축된 경로에서 연산을 수행하는 것을 확인하였다. 제안한 십진 부동소수점 가산기 구조는 동일 크기의 지수를 가지는 오퍼랜드의 비중이 2% 이상일 때 L. K. Wang의 가산기 구조 대비 효용성이 높다.

• 한국컴퓨터정보학회논문지
• /
• 제15권2호
• /
• pp.9-18
• /
• 2010

모바일 임베디드 시스템에서는 성능이 우수하면서도 작은 칩 크기와 저 전력의 동작 조건이 요구된다. CORDIC 연산기는 초월 함수들을 효율적으로 계산하는 알고리즘으로, 특유의 하드웨어 간결성으로 인하여 모바일 임베디드 시스템에 매우 적합한 연산기이다. 하지만 CORDIC 알고리즘은 내부 연산의 반복 횟수에 따라 성능이 저하되는 문제점이 있다. CORDIC 연산기를 분석하면 가산기의 영향이 매우 크다는 것을 알 수 있다. 가산기의 알고리즘 종류에 따라 필요 이상의 성능 증가로 인하여 회로 면적과 소비 전력이 증가하면서 성능이 낭비되는 문제점을 해결하기 위하여 연산 시간, 회로 면적, 소비 전력에 대한 보다 심층적인 절충 관계 분석이 필요하다. 본 논문에서는 가산기에 따른 자원 낭비를 최소화하는 방법으로 혼합 가산기를 이용한 CORDIC 연산기를 제안하고, 혼합 가산기를 사용하면 요구 조건에 보다 최적화된 CORDIC 연산기를 설계할 수 있음을 실험 결과를 이용하여 보였다.

• 대한조선학회논문집
• /
• 제33권3호
• /
• pp.94-102
• /
• 1996

유한변형문제에서 변형구배텐서를 탄소성 성분으로 분해하기 위한 가산분해와 곱분해방법에 대해서 설명하고, 이 두 방법에서 파생되는 역학량들의 의미와 그 차이점을 보였다. 변형구배에 대한 기존의 곱분해와 가산분해로 얻어지는 변형속도구배는 가산적으로 표현되지 않으며, 소성변형속도구배는 탄성변형의 영향을 받고 있다. 본 연구에서는 공축소성 가정을 도입하고, 수정된 곱분해를 통하여 소성변형속도구배가 탄성변형에 영향을 받지 않는 가산적인 변형속도 구배를 얻었다.

• 대한전자공학회논문지SD
• /
• 제38권11호
• /
• pp.810-820
• /
• 2001

전통적인 이진 가산기는 최상위 비트까지 올림수 전달이 발생하고 직렬가산을 수행한다. 그러나, 변형부호화자리수 체계를 이용한 광가산기는 이진 가산기에서 발생하는 연속적인 올림수 전달을 제한하도록 제안되었다. 본 논문에서는 9가지 부호화된 입력 패턴 중에서 동일한 가산 결과를 가지는 패턴을 동일군으로 하여 5개의 기준패턴으로 만들어 기호치환 규칙수를 줄였다. 또한 결합공간부호화된 입력 패턴과 마스크의 직렬연결로 기존의 기호치환 가산기의 인식 단계에서 필요한 어떤 공간적인 연산없이 인식하여 시스템의 크기를 줄였다.