• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.159-160
• /
• 2012

지난 30년 동안 플래시 메모리의 주류 역할을 하였던 부유 게이트 플래시 메모리는 40 nm 기술 노드 이하에서 셀간 간섭, 터널 산화막의 누설전류 등에 의한 오동작으로 기술적 한계를 맞게 되었다. 또한 기존의 비휘발성 메모리는 동작 시 높은 전압을 요구하므로 전력소비 측면에서도 취약한 단점이 있다. 그러나 이러한 문제점들을 기존의 Si기반의 소자기술이 아닌 새로운 재료나 공정을 통해서 해결하려는 연구가 최근 활발하게 진행되고 있다. 특히, 플래시 메모리의 중요한 구성요소의 하나인 터널 산화막은 메모리 소자의 크기가 줄어듦에 따라서 SiO2단층 구조로서는 7 nm 이하에서 stress induced leakage current (SILC), 직접 터널링 전류의 증가와 같은 많은 문제점들이 발생한다. 한편, 기존의 부유 게이트 타입의 메모리를 대신할 것으로 기대되는 전하 포획형 메모리는 쓰기/지우기 속도를 향상시킬 수 있으며 소자의 축소화에도 셀간 간섭이 일어나지 않으므로 부유 게이트 플래시 메모리를 대체할 수 있는 기술로 주목받고 있다. 특히, TBM (tunnel barrier engineered memory) 소자는 유전율이 큰 절연막을 적층하여 전계에 대한 터널 산화막의 민감도를 증가시키고, 적층된 물리적 두께의 증가에 의해 메모리의 데이터 유지 특성을 크게 개선시킬 수 있는 기술로 관심이 증가하고 있다. 본 연구에서는 Si3N4/Ta2O5를 적층시킨 staggered구조의 tunnel barrier를 제안하였고, Si기판 위에 tunnel layer로 Si3N4를 Low Pressure Chemical Vapor Deposition (LPCVD) 방법과 Ta2O5를 RF Sputtering 방법으로 각각 3/3 nm 증착한 후 e-beam evaporation을 이용하여 게이트 전극으로 Al을 150 nm 증착하여 MIS- capacitor구조의 메모리 소자를 제작하여 동작 특성을 평가하였다. 또한, Si3N4/Ta2O5 staggered tunnel barrier 형성 후의 후속 열처리에 따른 전기적 특성의 개선효과를 확인하였다.

• Journal of the Korean Ceramic Society
• /
• v.26 no.2
• /
• pp.201-209
• /
• 1989

Fine Si-Al-OH coprecipitate powders were prepared from Si- and Al-alkoxides by the hydrolysis method. $\beta$-Sialon powder was obtained from prepared Si-Al-OH coprecipitate by the simultaneous reduction and nitridation method. The syntehsized Sialon powder was pressureless sintered at 175$0^{\circ}C$ for 90 min in N2 atmosphere. The characterization of the Sialon powder was performed with XRD, BET, SEM, TEM and particle size analysis. The sinterability and mechanical properties of sintered bodies were investigated in terms of relative density, M.O.R., fracture toughness, hardness and the morphology of microstructure. The highest values of their mechanical properties were obtained for the $\beta$-Sialon ceramics at Z=1 and those values are as follows : M.O.R., KIC and HV of $\beta$-Sialon ceramics(Z=1) are 499.1 MPa, 5.9MN/m3/2 and 18.7GPa, respectively.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.25 no.1
• /
• pp.24-28
• /
• 2012

In this study, we fabricated an amorphous InGaZnO pseudo-MOS transistor (a-IGZO ${\Psi}$-MOSFET) with a stacked $Si_3N_4/SiO_2$ (NO) gate dielectric and evaluated reliability of the devices with various thicknesses of a $SiO_2$ buffer layer. The roles of a $SiO_2$ buffer layer are improving the interface states and preventing degradation caused by the injection of photo-created holes because of a small valance band offset of amorphous IGZO and $Si_3N_4$. Meanwhile, excellent electrical properties were obtained for a device with 10-nm-thick $SiO_2$ buffer layer of a NO stacked dielectric. The threshold voltage shift of a device, however, was drastically increased because of its thin $SiO_2$ buffer layer which highlighted bias and light-induced hole trapping into the $Si_3N_4$ layer. As a results, the pseudo-MOS transistor with a 20-nm-thick $SiO_2$ buffer layer exhibited improved electrical characteristics and device reliability; field effective mobility(${\mu}_{FE}$) of 12.3 $cm^2/V{\cdot}s$, subthreshold slope (SS) of 148 mV/dec, trap density ($N_t$) of $4.52{\times}1011\;cm^{-2}$, negative bias illumination stress (NBIS) ${\Delta}V_{th}$ of 1.23 V, and negative bias temperature illumination stress (NBTIS) ${\Delta}V_{th}$ of 2.06 V.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1992.05a
• /
• pp.143-143
• /
• 1992

• Journal of the Korean Ceramic Society
• /
• v.22 no.4
• /
• pp.33-39
• /
• 1985

A composition containing a-$Si_3N_4$ with 5w/0 $Y_2O_3$ and 4w/0 $Al_2O_3$ was hot-pressed at 1, $650^{\circ}C$ and 350kg/$cm^2$ for 1.5hrs and specimens of the same composition were pressureless-sintered at 1, 75$0^{\circ}C$ for 1.5 and 5hrs. By X-ray diffraction it was found that hot-pressed specimens were consisted of $\alpha$-and $\beta$-$Si_3N_4$ and sintered specimens were consisted of $\beta$-$Si_3N_4$ and $Si_3N-4Y_2O_3$ which was crystallized out from the grainboundary phase. The 5-hr sintered specimens had higher degree of crystallization than the 1.5 hr sintered specimens. Among these three different specimens the 5-hr sintered specimens showed the highest strength by hot MOR test at 1, 00$0^{\circ}C$. The SPT diagram for the 5-hr sintered $Si_3N_4$ was constructed by measurements of the stress rate dependence of fracture strength.

• Journal of Sensor Science and Technology
• /
• v.7 no.3
• /
• pp.147-153
• /
• 1998

The strain characteristics of a fiber optic Fabry-Perot pressure sensor with high sensitivity using a $Si_{3}N_{4}/SiO_{2}/Si_{3}N_{4}$ (N/O/N) diaphragm is experimentally investigated. A 600 nm thick N/O/N diaphragm was fabricated by silicon anisotropic etching technology in 44 wt% KOH solution. An interferometric fiber optic pressure sensor has been manufactured by using a fiber optic Fabry-Perot intereferometer and a N/O/N diaphragm. The 2 cm length fiber optic Fabry-Perot interferometers in the continuous length of single mode fiber were produced with two pieces of single mode fiber coated with $TiO_{2}$ dielectric film utilizing the fusion splicing technique. The one end of the fiber optic Fabry-Perot interferometer was bonded to a N/O/N diaphragm. and the other end was connected to an optical setup through a 3 dB coupler. For the N/O/N diaphragm sized $2{\times}2\;mm^{2}$ and $8{\times}8\;mm^{2}$, the pressure sensitivity was measured 0.11 rad/kPa and 1.57 rad/kPa, respectively, and both of the nonlinearities were less than 0.2% FS.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.211-212
• /
• 2010

GaN 기반의 상부발광형 LED는 동작되는 동안 생기는 전기적 단락, 그리고 칩 위의 p-형 전극과 n-형 전극 사이에 생기는 누설전류 및 신뢰성 확보를 위하여 칩 표면에 passivation 층을 형성하게 된다. SiO2, Si3N4와 같은 passivation layers는 일반적으로 PECVD (Plasma Enhanced Chemical Vapor Deposition)공정을 이용한다, 하지만 이는 공정 특성상 plasma로 인한 damage가 유발되기 때문에 표면 누설 전류가 증가 한다. 이로 인해 forward voltage와 reverse leakage current의 특성이 저하된다. 본 실험에서는 원자층 단위의 박막 증착으로 인해 PECVD보다 단차 피복성이 매우 우수한 PEALD(Plasma Enhanced Atomic Layer Deposition)공정을 이용하여 Al2O3 passivation layer를 증착한 후, 표면 누설전류와 빛의 출력 특성에 대해서 조사해 보았다. PSS (patterned sapphire substrate) 위에 성장된 LED 에피구조를 사용하였고, TCP(Trancformer Copled Plasma)장비를 사용하여 에칭 공정을 진행하였다. 이때 투명전극을 증착하기 위해 e-beam evaporator를 사용하여 Ni/Au를 각각 $50\;{\AA}$씩 증착한 후 오믹 특성을 향상시키기 위하여 $500^{\circ}C$에서 열처리를 해주었다. 그리고 Ti/Au($300/4000{\AA}$) 메탈을 사용하여 p-전극과 n-전극을 형성하였다. Passivation을 하지 않은 경우에는 reverse leakage current가 -5V 에서 $-1.9{\times}10-8$ A 로 측정되었고, SiO2와 Si3N4을 passivation으로 이용한 경우에는 각각 $8.7{\times}10-9$과 $-2.2{\times}10-9$로 측정되었다. Fig. 1 에서 보면 알 수 있듯이 5 nm의 Al2O3 film을 passivation layer로 이용할 경우 passivation을 하지 않은 경우를 제외한 다른 passivation 경우보다 reverse leakage current가 약 2 order ($-3.46{\times}10-11$ A) 정도 낮게 측정되었다. 그 이유는 CVD 공정보다 짧은 ALD의 공정시간과 더 낮은 RF Power로 인해 plasma damage를 덜 입게 되어 나타난 것으로 생각된다. Fig. 2 에서는 Al2O3로 passivation을 한 소자의 forward voltage가 SiO2와 Si3N4로 passivation을 한 소자보다 각각 0.07 V와 0.25 V씩 낮아지는 것을 확인할 수 있었다. 또한 Fig. 3 에서는 Al2O3로 passivation을 한 소자의 output power가 SiO2와 Si3N4로 passivation을 한 소자보다 각각 2.7%와 24.6%씩 증가한 것을 볼 수 있다. Output power가 증가된 원인으로는 향상된 forward voltage 및 reverse에서의 leakage 특성과 공기보다 높은 Al2O3의 굴절률이 광출력 효율을 증가시켰기 때문인 것으로 판단된다.

• Tribology and Lubricants
• /
• v.9 no.2
• /
• pp.63-69
• /
• 1993

The wear properties of two types of $Si_3N_4$(silicon nitride) exposed to high and low humidity were examined experimentally for various sliding speed. Bearing steel was used as the disk material at pin-on-disk type sliding. Wear rates of pressureless sintered-plus-hot-isostatic pressed Si3N4 were slightly lower than those of pressureless sintered $Si_3N_4$. It was observed that adsorbed moisture and sliding speed markedly influenced the wear properties of $Si_3N_4$. The highest wear rate was obtained under the high humidity and low sliding speed condition. As the sliding speed was increased, wear rates were decreased and the humidity effect on the wear rates of $Si_3N_4$ was lowered. The result that the $Si_3N_4$ pin showed a high wear rate under the high humidity condition was explained by the property change due to the adsorbed moisture, plowing action by the hard particles of $Fe_2O_3$ from the disk, and the corrosion effect at $Si_3N_4$ surface. Increase in sliding speed was supposed to have reduced the humidity effect on wear rate of $Si_3N_4$ by raising the temperature of both the bearing steel disk and $Si_3N_4$ pin specimen.

• Proceedings of the KIEE Conference
• /
• 2003.07c
• /
• pp.1526-1528
• /
• 2003

본 연구에서는 P-type Si wafer에 1000[$^{\circ}C$]의 조건에서 열산화방식으로 성장시킨 산화막($SiO_2$) 두께 3000[${\AA}$] 그 위에 APCVD방법으로 형성시킨 질화막($Si_3N_4$)의 두께 500[${\AA}$], 1500[${\AA}$]인 시료에 대하여 전기적 특징 중 유전정접 특성에 관하여 조사하였다. [1] 또한 각각의 두께에 대하여 측정 온도범위 상온${\sim}150[^{\circ}C]$ 와 인가전압 범위 1[V]${\sim}$20[V]에서 유전정접의 주파수 의존성과 온도 의존특성을 조사하고 특히 정전용량 변화에 따른 유전특성에 대하여 조사하고 변환기 소자재료 개발을 위한 기초물성을 실험한 결과를 보고한다.

• Proceedings of the Optical Society of Korea Conference
• /
• 1989.02a
• /
• pp.218-221
• /
• 1989

Buried Bragg reflectors which are immune to the contamination of the surface of an optical waveguide chip are fabricated on Si3N4-SiO2 rib optical waveguides on Si. The effective refractive indices and the bandwidths of the fabricated buried Bragg reflector waveguides are determined by transmission measurement. We show that the measured values of the effective refractive indices are consistent with the calculated values as the width of the waveguide rib varies. Propagation losses of the guided modes due to the leakage into the si substrate are also calculated.