• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.242.2-242.2
• /
• 2013

최근 산화물 반도체 박막 트랜지스터의 신뢰성(reliability) 평가에 대한 연구가 활발히 이루어지고 있다. 신뢰성 평가하는 한 방법으로 게이트에 바이어스를 지속적으로 인가하여 소자의 문턱 전압의 변화를 통해 안정성(stability)를 확인한다. 전압을 지속적으로 인가하게 되면 소자를 열화시켜 전기적 특성이 약화된다. 본 연구에선 ITZO 박막 트랜지스터의 신뢰성 평가를 위해 게이트 절연막($SiO_2$, $SiN_x$)에 따른 ITZO 소자를 제작 및 게이트 바이어스 스트레스 후 전기적 특성을 비교, 분석하였다. 제작된 소자의 게이트에 전압을 +15V로 7200초 동안 인가하였다. 스트레스 후 게이트 절연막이 $SiO_2$, $SiN_x$인 ITZO 산화물 박막 트랜지스터 모두 positive 방향으로 이동하였고, 그 결과 문턱 전압, 이동도, 아문턱 기울기의 변화가 발생하였다. $SiO_2$의 경우 아문턱 기울기의 변화가 거의 없이 문턱 전압의 변화만을 보였고, 이는 단순히 ITZO층과 게이트 절연막 계면에 전자가 포획되거나 혹은 게이트 절연막 내에 전자가 주입이 되었기 때문이다. 반면에 $SiN_x$의 경우 ITZO층과 게이트 절연막 계면에 추가적인 결함(defect)이 생성되었기 때문에 $SiO_2$보다 더 많은 전자를 포획하여 아문턱 기울기와 문턱 전압의 변화가 컸다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.19 no.8
• /
• pp.14-18
• /
• 2018

Generally. the Ohmic's law is an important factor to increase the conductivity in a micro device. So it is also known that the Ohmic contact in a semiconductor device is import. The PN junction as a structure of semiconductor involves the depletion layer, and this depletion layer induces the non linear electrical properties and also makes the Schottky contact as an intrinsic characteristics of semiconductor. To research the conduction effect of insulators in the semiconductor device, $SiO_2$ thin film and $V_2O_5/SiO_2$ thin film were researched by using the current-voltage system. In the nano electro-magnetic system, the $SiO_2$ thin film as a insulator had the non linear Schottky contact, and the as deposited $V_2O_5$ thin film had the linear Ohmic contact owing to the $SiO_2$ thin film with superior insulator's properties, which decreases the leakage current. In the positive voltage, the capacitance of $SiO_2$ thin film was very low, but that of $V_2O_5$ thin film increased with increasing the voltage. In the normal electric field system, it was confirmed that the conductivity of $V_2O_5$ thin film was increased by the effect of $SiO_2$ thin film. It was confirmed that the Schottky contact of semiconductors enhanced the performance of electrical properties to increased the conductivity.

• Journal of the Korean Magnetics Society
• /
• v.10 no.3
• /
• pp.118-122
• /
• 2000

MR characteristics of $Al_2$ $O_3$ based magnetic tunneling juction with various $Al_2$ $O_3$ thicknesses were investigated. Spin-dependent tunneling junctions, in which the tunneling barrier $Al_2$ $O_3$ is formed by depositing a 1-3 nm thick Al layer, followed by thermal oxidation at room temperature in an $O_2$atmosphere, were fabricated on 4$^{\circ}$tilt(111)Si substrate in 3-gun magnetron sputtering system. The top and bottom ferromagnetic electrodes were Ni$_{80}$Fe$_{20}$ and Co. A maximum Tunneling MR ratio of 14% was obtained in the junction of which insulating barrier thickness was 2 nm. By increasing the tunneling voltage across the junction, maximum MR ratio reduced and finally showed no MR characteristics.s.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.16 no.4
• /
• pp.180-186
• /
• 2023

Positive bias temperature instability (PBTI) degradation of n⁺ and p⁺ poly-Si gate high-voltage(HV) SiO2 dielectric nMOSFETs was investigated. Unlike the expectation that degradation of n⁺/nMOSFET will be greater than p⁺/nMOSFET owing to the oxide electric field caused by the gate material difference, the magnitude of the PBTI degradation was greater for the p⁺/nMOSFET than for the n⁺/nMOSFET. To analyze the cause, the interface state and oxide charge were extracted for each case, respectively. Also, the carrier injection and trapping mechanism were analyzed using the carrier separation method. As a result, it has been verified that hole injection and trapping by the p⁺ poly-Si gate accelerates the degradation of p⁺/nMOSFET. The carrier injection and trapping processes of the n⁺ and p⁺ poly-Si gate high-voltage nMOSFETs in PBTI are detailed in this paper.

• Journal of Digital Convergence
• /
• v.12 no.7
• /
• pp.291-296
• /
• 2014

Inserting a $SiO_2$ layer underneath the p-pad electrode as the current blocking layer (CBL) structure and extending p-metal finger patterns, the GaN LEDs using an indium-tin-oxide (ITO) layer show the improved light output intensity, resulting from better current spreading and reduced light loss on the surface of p-pad metal. The LEDs with an oxide layer of $100{\mu}m$-pad-width and $6{\mu}m$-finger-width have better light output intensities than those with an oxide layer of $105{\mu}m$-pad-width and $12{\mu}m$-finger-width. Using the ATLAS device simulator from Silvaco Corporation, the current density distributions on the active layer in CBL LEDs have been investigated.

• Journal of Sensor Science and Technology
• /
• v.3 no.1
• /
• pp.5-11
• /
• 1994

This paper describes the characteristics of a piezoresistive pressure sensor fabricated on a SOI (Si-on-insulator) structure, in which the SOI structures of Si/$SiO_{2}$/Si and Si/$Al_{2}O_{3}$/Si were formed by SDB (Si-wafer direct bonding) technology and hetero-epitaxial growth, respectively. The SOI pressure sensors using the insulator of a SOI structure as the dielectrical isolation layer of piezoresistors, were operated at higher temperatures up to $300^{\circ}C$. In the case of pressure sensors using the insulator of a SOI structure as an etch-stop layer during the formation of thin Si diaphragms, the pressure sensitivity variation of the SOI pressure sensors was controlled to within a standard deviation of ${\pm}2.3%$ over 200 devices. Moreover, the pressure sensors fabricated on the double SOI ($Si/Al_{2}O_{3}/Si/SiO_{2}/Si$) structures formed by combining SDB technology with epitaxial growth also showed very excellent characteristics with high-temperature operation and high-resolution.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.2
• /
• pp.98-103
• /
• 2013

In this work, we investigated the enhanced performance of IZO-based TFTs with $HfSiO_x$ gate insulators. Four types of $HfSiO_x$ gate insulators using different diposition powers were deposited by co-sputtering $HfO_2$ and Si target. To simplify the processing sequences, all of the layers composing of TFTs were deposited by rf-magnetron sputtering method using patterned shadow-masks without any intentional heating of substrate and subsequent thermal annealing. The four different $HfSiO_x$ structural properties were investigated x-ray diffraction(XRD), atomic force microscopy(AFM) and also analyzed the electrical characteristics. There were some noticeable differences depending on the composition of the $HfO_2$ and Si combination. The TFT based on $HfSiO_x$ gate insulator with $HfO_2$(100W)-Si(100W) showed the best results with a field effect mobility of 2.0[$cm^2/V{\cdot}s$], a threshold voltage of -0.5[V], an on/off ratio of 5.89E+05 and RMS of 0.26[nm]. This show that the composition of the $HfO_2$ and Si is an important factor in an $HfSiO_x$ insulator. In addition, the effective bonding of $HfO_2$ and Si reduced the defects in the insulator bulk and also improved the interface quality between the channel and the gate insulator.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.73-73
• /
• 2009

트렌지스터의 채널 길이가 줄어듦에 따라 절연층으로 쓰이는 $SiO_2$의 두께는 얇아져야 한다. 이에 따라 얇아진 절연층에서 터널링이 발생하여 누설전류가 증가하게 되어 소자의 오동작을 유발한다. 절연층에서의 터널링을 줄여주기 위해서는 High-K와 같은 유전율이 높은 물질을 이용하여 절연층의 두께를 높여주어야 한다. 최근에 각광 받고 있는 High-K의 대표적인 물질은 $HfO_2$, $ZrO_2$와 $Al_2O_3$등이 있다. $HfO_2$, $ZrO_2$와 $Al_2O_3$는 $SiO_2$보다 유전상 수는 높지만 밴드갭 에너지, 열역학적 안정성, 재결정 온도와 같은 특성 면에서 $SiO_2$를 완전히 대체하기는 어려운 실정이다. 최근 연구에 따르면 기존의 High-K물질에 금속을 첨가한 금속산화물의 경우 밴드갭 에너지, 열역학적 안정성, 재결정 온도의 특성이 향상되었다는 결과가 있다. 이 금속 산화물 중 $HfAlO_3$가 대표적이다. $HfAlO_3$는 유전상수 18.2, 밴드캡 에너지 6.5 eV, 재결정 온도 $900\;^{\circ}C$이고 열역학적 안전성이 개선되었다. 게이트 절연층으로 사용될 수 있는 $HfAlO_3$는 전극과 기판사이에 적층구조를 이루고 있어, 이방성 식각인 건식 식각에 대한 연구가 필요하다. 본 연구는 $BCl_3$/Ar 유도결합 플라즈마를 이용하여 $HfAlO_3$ 박막의 식각 특성을 알아보았다. RF Power 700 W, DC-bias -150 V, 공정압력 15 mTorr, 기판온도 $40\;^{\circ}C$를 기본 조건으로 하여, $BCl_3$/Ar 가스비율, RF Power, DC-bias 전압, 공정압력에 의한 식각율 조건과 마스크물질과의 선택비를 알아보았다. 플라즈마 분석은 Optical 이용하여 진행하였고, 식각 후 표면의 화학적 구조는 X-ray Photoelectron Spectroscoopy(XPS) 분석을 통하여 알아보았다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.07a
• /
• pp.230-231
• /
• 2003

SOI (Silicon On insulator)는 SiO$_2$와 같은 절연체 위에 실리콘 (Si) 박막층이 놓여있는 구조로서 전자나 광소자들이 실리콘 박막층 위에 만들어진다. SOI의 기본적인 생각은 기생 정전용량 (parasitic capacitance)을 감소시킴으로서 소자의 스위칭 속도를 더 빠르게 하는 것이다. 최근에 초고속 광소자와 단위 광소자들의 집적을 위해 실리콘 이외의 GaAs, InP, SiC 등의 반도체 박막을 절연층 위에 만드는 연구가 많이 진행되고있다. (중략)