• Proceedings of the KIEE Conference
• /
• 2006.04a
• /
• pp.96-98
• /
• 2006

A new ex-situ model to diagnose a plasma processing equipment was presented. The model was constructed by combining wavelet, scanning electron microscope, ex-situ measurement of etching profile, and neural network. The diagnosis technique was applied to a tungsten etching process, conducted in a $SF_6$ helicon plasma. The wavelet was used to characterize detailed variations of plasma-etched surface. The diagnosis model was constructed with the vertical wavelet component. For comparison, a conventional model was built by using the estimated profile data. Compared to the conventional model, the wavelet-based model, demonstrated a much improved diagnosis.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2003.05a
• /
• pp.56-56
• /
• 2003

플라즈마 식각에서 물리적 손상과 전기적 손상은 차세대 Nanoscale 소자와 Deep - Submicron 반도체공정에서 해결되어야 할 가장 큰 문제 중 하나이다. 이 중 전기적인 손상을 줄이기 위한 몇 가지 무손상 공정이 제시되고 있으며, 그러한 기술 중의 하나가 이온빔의 Low Angle Forward Reflection을 이용한 식각방법이다. Low Angle Forward Reflection방법은 이온소오스로부터 발생시킨 이온을 Low Angle 에서 Reflection-시켜 이온빔을 중성화되도록 하는 방법으로, 이전 연구를 통해 Reflection시 입사각이 5도일 경우 대부분의 이온들이 중성화되는 결과를 얻었다. 또한, 실험에 사용된 $SF_6,{\;}NF_3,{\;}CF_4$와 같은 모든 가스종에서 유사한 값의 중성화 정도를 관찰할 수 있었으며, 이러한 가스를 이용하여 $Si0_2$ 식각시 Vertical한 Profile 결과를 얻었다. 본 연구에서는 기존 Grid 장치에서 이온소오스 부분에 Low Angle Forward Reflected Neutral Beam을 위한 판형 Reflector를 부착하였으며, 이에 따라 중성빔의 Flux가 크게 향상되며 Beam의 직진성을 향상시킬 수 있었다. 또한, F계열 가스를 이용한 실험을 통해 $Si0_2$ 식각율과 식각특성 면에서 향상된 실험결과를 얻을 수 있었다.

• Journal of the Korean Vacuum Society
• /
• v.19 no.2
• /
• pp.114-120
• /
• 2010

Conventional surface texturing in crystalline silicon solar cell have been use wet texturing by Alkali or Acid solution. But conventional wet texturing has the serious issue of wafer breakage by large consumption of wafer in wet solution and can not obtain the reflectance below 10% in multi crystalline silicon. Therefore it is focusing on RIE texturing, one method of dry etching. We developed large scale plasma RIE (Reactive Ion Etching) equipment which can accommodate 144 wafers (125 mm) in tray in order to provide surface texturing on the silicon wafer surface. Reflectance was controllable from 3% to 20% in crystalline silicon depending on the texture shape and height. We have achieved excellent reflectance below 4% on the weighted average (300~1,100 nm) in multi crystalline silicon using plasma texturing with gas mixture ratio such as $SF_6$, $Cl_2$, and $O_2$. The texture shape and height on the silicon wafer surface have an effect on gas chemistry, etching time, RF frequency, and so on. Excellent conversion efficiency of 16.1% is obtained in multi crystalline silicon by RIE process. In order to know the influence of RF frequency with 2 MHz and 13.56 MHz, texturing shape and conversion efficiency are compared and discussed mutually using RIE technology.

• Journal of the Korean Vacuum Society
• /
• v.20 no.6
• /
• pp.422-429
• /
• 2011

Dependence of radical and ion density on electron density and temperature is numerically investigated for $Cl_2$/Ar, $CF_4$, $CF_4/O_2$, $CF_4/H_2$, $C_2F_6$, $C_4F_8$ and $SF_6$ discharges which are widely used for etching process. We derived a governing equation set for radical and ion densities as functions of the electron density and temperature, which are easier to measure relatively, from continuity equations by assuming steady state condition. Used rate coefficients of reactions in numerical calculations are directly produced from collisional cross sections or collected from various papers. If the rate coefficients have different values for a same reaction, calculation results were compared with experimental results. Then, we selected rate coefficients which show better agreement with the experimental results.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.283-283
• /
• 2010

17~18% 대역의 고효율 결정질실리콘 태양전지를 양산하기 위하여 국내외에서 다양한 연구개발이 수행되고 있으며 국내 다결정실리콘 태양전지 양산에서도 새로운 구조와 개념에 입각한 공정기술과 관련 장비의 국산화에 집중적인 투자를 진행하고 있다. 주지하는 바와 같이, 태양전지의 광전효율은 표면에 입사되는 태양광의 반사를 제외하면 흡수된 광자에 의해 생성되는 전자-정공쌍의 상대적인 비율인 내부양자효율에 의존하게 된다. 실제 생성된 전자-정공쌍은 기판재료의 결정상태와 전기광학적 물성 등에 의해 일부가 재결합되어 2차적인 광자의 생성이나 열로서 작용하고 최종적으로 전자와 정공이 완전히 분리되고 전극에 포집되어 실질적인 유효전류로 작용한다. 16% 이상의 고효율 결정질 실리콘 태양전지 양산이 요구되고 있는 현실에서 광전효율 개선 위해 가장 우선적으로 고려되어야 할 변수는 입력 태양광스펙트럼에 대한 결정질 실리콘 표면반사율을 최소화하여 광흡수를 극대화하는 것이라 할 수 있다. 현재까지 다결정 실리콘 표면을 화학적으로 혹은 플라즈마이온으로 50-100nm 직경의 바늘형 피라미드형상으로 texturing 함으로 단파장대역에서 광반사율의 감소를 기대할 수 있기 때문에 결정질실리콘 태양전지효율 개선에 긍정적인 영향을 미치는 것으로 알려져 있다. 고효율 다결정실리콘 태양전지 양산공정에 적용하기 위해 마스크를 사용하지 않는, RIE기반 건식 저반사율 결정질실리콘 표면 texturing 패턴연구를 수행하였다. 마스크없이 표면 texturing이 완료된 시료들에 대하여 A1.5G 표준태양광스펙트럼의 300-1100nm 파장대역에서 반사율과 minority carrier들의 life time 분포를 측정하고 검토하여 공정조건을 최적화 하였다. 저반사율의 건식 결정질실리콘 표면 texturing에 가장 적합한 플라즈마파워는 100W 내외로 낮았고 $SF_6/O_2$ 혼합비율은 0.8~0.9 범위엿다. 본 연구에서 확인된 최적의 texturing을 위한 플라즈마공정 조건은 이온에 의한 Si표면원자들의 스퍼터링과 화학반응에 의한 증착이 교차하는 상태로서 확인된 최저 평균반사율은 ~14% 내외였고 p-형 결정질실리콘 표면 texturing 패턴과 minority carrier의 life time 상관는 단결정이 16uS대역에서 14uS대역으로 감소하는 반면에서 다결정은 1.6uS대역에서 1.7uS대역으로 오히려 미세한 증가를 보여 다결정 웨이퍼생산과정에서 발생하는 saw-damage 제거의 긍정적 효과와 texturing공정의 표면 결함발생에 의한 부정적 효과가 상쇄되어 큰 변화를 보이지 않는 것으로 해석된다.

• Journal of the Microelectronics and Packaging Society
• /
• v.17 no.3
• /
• pp.79-84
• /
• 2010

Formation of TSV (Through-Si-Via) with an Au seed layer and Cu filling to the via, simplification of bumping process for three dimensional stacking of Si dice were investigated. In order to produce the via holes, the Si wafer was etched by a DRIE (Deep Reactive Ion Etching) process using $SF_6$ and $C_4F_8$ plasmas alternately. The vias were 40 ${\mu}m$ in diameter, 80 ${\mu}m$ in depth, and were produced by etching for 1.92 ks. On the via side wall, a dielectric layer of $SiO_2$ was formed by thermal oxidation, and an adhesion layer of Ti, and a seed layer of Au were applied by sputtering. Electroplating with pulsed DC was applied to fill the via holes with Cu. The plating condition was at a forward pulse current density of 1000 mA/$dm^2$ for 5 s and a reverse pulse current density of 190 mA/$dm^2$ for 25 s. By using these parameters, sound Cu filling was obtained in the vias with a total plating time of 57.6 ks. Sn bumping was performed on the Cu plugs without lithography process. The bumps were produced on the Si die successfully by the simplified process without serious defect.