• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.252-255
• /
• 2017

고온자전합성과 후열처리 공정으로 $Mo_xW_{1-x}Si_2$ 발열체를 제조하였다. $Mo_xW_{1-x}Si_2$ 발열체의 신뢰성을 검증하기 위해 가속수명시험을 수행하였으며, 수명시간을 Minitab 프로그램으로 추정하였다. 또한, 가속수명시험 후의 $Mo_xW_{1-x}Si_2$ 발열체의 고장분석을 전기적과 구조적 특성으로부터 수행하였다. 그 결과, $Mo_xW_{1-x}Si_2$ 발열체의 지배적인 고장 유형은 발열체 내부의 크랙 형성과 $SiO_2$ 보호층의 박리임을 확인하였다.

• 한국결정성장학회지
• /
• 제30권5호
• /
• pp.200-207
• /
• 2020

SHS 법으로 MoSi₂ 분말, (Mo_1/2W_1/2)Si₂ 분말 및 WSi₂ 분말을 합성하고 이 분말들을 500℃, 1,000℃, 1,200℃, 1,300℃, 1,400℃, 1,500℃ 및 1,600℃에서 열처리한 다음, 결정구조 및 열중량 변화 등을 관찰하였다. Mo-W-Si계의 silicide 분말은 500℃의 저온에서도 산화 반응이 일어나며, 저온 산화 및 분해로 생성되는 결정상은 MoO₃이었다. 1,200℃ 이상에서 열처리를 한 경우에 분해반응으로 생성된 SiO₂의 결정상은 상온에서 흔히 관찰되는 α-quartz가 아닌 α-cristobalite 상으로 생성되었다. W이 포함되면 저온과 고온에서 분해 반응이 더 많이 일어나는 것으로 나타났으며, 분말을 성형하여 소결한 시편의 경우에 MoSi₂와 (Mo_1/2W_1/2)Si₂는 저온이나 고온에서 1시간 열처리를 하더라도 저온산화에 의한 분해와 그에 따른 질량 변화 반응을 관찰하기 어려웠지만 WSi₂는 저온 산화에 의하여 소결 자체가 어려웠다.

• 한국전기전자재료학회논문지
• /
• 제30권10호
• /
• pp.631-636
• /
• 2017

The degradation mechanism of $Mo_xW_{1-x}Si_2$ ultrahigh-temperature heating elements fabricated by self-propagating high-temperature synthesiswas investigated. The $Mo_xW_{1-x}Si_2$ specimens (with and without post-annealing) were subjected to ADTs (accelerated degradation tests) at temperatures up to $1,700^{\circ}C$ at heating rates of 3, 4, 5, 7, and $14^{\circ}C/min$. The surface loads of all the specimen heaters were increased with the increase in the target temperature. For the $Mo_xW_{1-x}Si_2$ specimens without annealing, many pores and secondary-phase particles were observed in the microstructure; the surface load increased to $23.9W/cm^2$ at $1,700^{\circ}C$, while the bending strength drastically reduced to 242 MPa. In contrast, the $Mo_xW_{1-x}Si_2$ specimens after post-annealing retained $single-Mo_xW_{1-x}Si_2$ phases and showed superior durability after the ADT. Consequently, it is thought that the formation of microcracks and coarse secondary phases during the ADT are the main causes for the degraded performance of the $Mo_xW_{1-x}Si_2$ heating elements without post-annealing.

• 한국재료학회지
• /
• 제9권1호
• /
• pp.92-98
• /
• 1999

(Mo.W)Si$_2$ composites were fabricated by vacuum hot-pressing elemental Mo, W and Si powders at various temperatures. Elemental Mo, W and Si powders were alloyed in the proper proportions to form solid solutions. The microstructure and properties of these materials was characterized by using x-ray diffraction, optical microscopy, energy dispersive x-ray spectroscopy and Vicker's technique. It was found that tungsten was mainly substituted for Mo atoms, and made a completed solid solution of (Mo.W)Si$_2$ over 1$600^{\circ}C$. The lattice parameters and Vickers hardness increased largely with increasing reaction temperature by the most soluble elements, due to the solid-solution hardening.

• 한국재료학회지
• /
• 제8권10호
• /
• pp.938-944
• /
• 1998

$MoSi_2$에 W분말을 첨가하여 $MoSi_2$/W 복합재료를 $1600^{\circ}C$에서 3시간 동안 유지하면서 30MPa의 조건하에서 고온진공 가압기를 이용하여 제조하였으며, 텅스텐 분말의 첨가량이 $(Mo)Si_2$의 미세조직과 기계적 성질에 미치는 영향을 조사하였다. 텅스텐은 몰리브덴과 치환하면서 고용체 합금을 이루었으며, 입자의 크기는 텅스텐 분말의 첨가량이 증가할수록 감소하였다. 비커스경도는 텅스텐 분말의 첨가량이 증가할수록 향상되었으나, 반면에 압흔파단 강도는 오히려 감소되었다. 10%정도의 텅스텐 분말을 첨가하였을 때, 압흔파단 강도가 $4.5MPa$\sqrt{m}$로서 순수 $MoSi_2$의 $2.7MPa\sqrt{m}$에 비하여 향상되었음을 알 수 있었다.

• 한국분말야금학회:학술대회논문집
• /
• 한국분말야금학회 2006년도 Extended Abstracts of 2006 POWDER METALLURGY World Congress Part2
• /
• pp.1325-1326
• /
• 2006

Tungsten-molydiside $W_xMo_{1-x}Si_2$ was synthesized by self-propagating high temperature synthesis (SHS). The SHS product with the initial composition of (0.5Mo+0.5W+2Si) contains 23.9% $MoSi_2$, 40.89% $WSi_2$ with remaining 9.11% Mo, 9.16% Si and 16.94%W. Lattice parameters of the $MoSi_2$ and $WSi_2$ determined by Rietvelt analysis were a=0.3206 nm, c=0.7841 nm and a=0.3212 nm, c=0.7822 nm, respectively.

• 한국자기학회지
• /
• 제10권6호
• /
• pp.269-273
• /
• 2000

Fe-l7Cr-2M(M=Si, Nb, Mo)합금분말을 Electrode Rotating Atomizer로 제조한 후 성형하여 소결한 시편의 첨가원소, 성형 압력 및 소결온도 에 따른 교류자기특성의 변화를 체계적으로 조사하였다 제조된 Fe-l7Cr-2M(M=Si, Nb, Mo) 합금분말의 형상은 구형이며, 포화자화값은 Mo와 Nb을 첨가한 Fe-l7Cr-2Mo과 Fe-l7Cr-Nb의 경우 약 155 emu/g로 Si을 첨가한 경우보다 크다. 성형압력 12 ton/$cm^2$, 소결온도 1200 $^{\circ}C$에서 제조된 Fe-l7Cr-2M(M=Si, Nb, Mo)합금분말 소결체의 진폭비 투자율은 주파수, f=1 kHz에서 3~5 Oe의 인가자장 범위에서 가장 크다. 전력손실은 인가자장 H$_{a}$ =5 Oe, 주파수 f=1 kHz에서 Fe-l7Cr-2Nb 경우 40 mW/cc로 Si이나 Mo를 첨가한 경우 보다 약 1/2값을 나타낸다.

• 한국재료학회지
• /
• 제7권9호
• /
• pp.763-771
• /
• 1997

이규화몰리브덴 고온발열체의 제조공정을 개발하였다. 원료분말은 상용 MoSi$_{2}$분말이었으며 Bentonite, Si$_{3}$N$_{4}$, B, ThO$_{2}$를 각각 가소제와 첨가제로 사용하였다. 이들은 진공압출, 소결, 단자부 기계가공, U자형 성형, 용접 등의 과정을 거쳐 U자형 발열체로 제조되었다. 사용제품의 분석결과 최근 사용온도가 크게 증가된 것으로 알려진 190$0^{\circ}C$용 발열체는 다량(33wt%)의 W이 Mo을 치환하고 있는 것으로 나타났다. 발열체의 전기비저항은 겉보기 밀도가 증가함에 따라 급격하게 감소하는 경향을 보였으며 첨가물들의 영향은 미미하였다. 1400-1$600^{\circ}C$에서 용접한 경우 용접면에서의 전기비저항은 비용접부보다 낮았으며 용접온도가 증사함에 따라 감소하였다. 발열시험결과 제조된 발열체는 표면온도가 1$700^{\circ}C$이하에서는 문제가 없었으며 175$0^{\circ}C$ 이상의 온도에서는 원형의 융기가 표면에 발생하면서 급속하게 파괴되었다. 이 융기는 X-선 회절분석결과 SiO로 밝혀졌으며 따라서 발열체의 파괴는 MoSi$_{2}$/SiO$_{2}$계면에서의 Si(in MoSi$_{2}$) + SiO$_{2}$=2SiO(g)반응에 으해 일어나는 것으로 판단된다.

• 한국재료학회지
• /
• 제7권2호
• /
• pp.102-106
• /
• 1997

박막형 접촉연소식을 포함한 마이크로 가스센서에서 membrane은 Si식각시 식각정지용으로서 또 센서 소자를 지지하는 층으로서 응력이 없어야 하며 이는 응력이 membrane파괴의 주 원인으로 작용하기 때문이다. 이에 따라 본 연구에서는 증착조건이 low pressure chemical vapor deposition(LPCVD)법과 sputtering법으로 제작된 $SiN_{x}$과 $SiN_{x}/SiO_{x}/(NON)$막의 응력고 굴절율 변화에 미치는 효과에 대한 실험을 행하였다. LPCVD의 경우 단일막인 $SiN_{x}$의 압축응력 및 굴절율을 나타내었다. Sputtering의 경우 $SiN_{x}$는 공정압력이 1mtorr에서 30torr까지 증가할수록 인가전력밀도가 $2.74W/cm^2$에서 $1.10W/cm^2$으로 감소할수록 응력값은 압축에서 인장으로 전환되었으며 본 실험에서 응력이 가장 낮게 나온 시편의경우 압축응력으로 $1.2{\times}10^{9}dyne/cm^2$가 공정압력 10mtorr, 인가전력밀도 $1.37W/cm^2$에서 얻어졌다. 굴절율은 공정압력이 1motorr에서 30motorr까지 증가할수혹 인가전력밀도가 $2.74W/cm^2$에서 $1.10W/cm^2$으로 감소할수록 감소하여 2.05에서 1.89의 변화를 보였다. LPCVD와 sputtering으로 증착된 막들은 모두 온도가 증가함에 따라 응력이 감소하였으며 온도감소시 소성적인 특성을 나타내었다.

• 한국전자통신학회논문지
• /
• 제3권2호
• /
• pp.79-85
• /
• 2008

다양한 무선통신 방식이 출현함에 따라 배터리 수명과, 저전력 동작이 중요시되면서 무선 통신용 LSI는 SI circuit을 이용하는 analog current-mode signal processing을 주목하고 있다. 그러나 SI (Switched-Current) circuit을 구성하는 current memory는 clock-feedthrough의 문제점을 갖는다. 본 논문에서는 current memory의 문제점인 clock-feedthrough의 일반적인 해결방안으로 CMOS switch의 연결을 검토하고, current memory 성능 개선의 설계방안을 제안하기 위하여 CMOS switch 간의 width의 관계를 도출하고자 한다. Simulation 결과, memory MOS의 width가 20um, input current와 bias current의 ratio가 0.3, CMOS switch nMOS의 width가 2~6um일 경우에 CMOS switch 간의 width는 $W_{Mp}=5.62W_{Mn}+1.6$의 관계로 정의되고, CMOS switch nMOS의 width가 6~10um일 경우에 CMOS switch 간의 width는 $W_{Mp}=2.05W_{Mn}+23$의 관계로 정의되는 것을 확인하였다. 이 때 정의된 MOS transistor의 관계는 memory MOS의 성능향상을 위한 설계에 유용한 지침이 될 것으로 기대된다.