한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지
DOI QR코드

DOI QR Code

멀티코어 SoC의 테스트 시간 감축을 위한 테스트 Wrapper 설계

A Test Wrapper Design to Reduce Test Time for Multi-Core SoC

  • 강우진 (서강대학교 전자공학과 CAD & ES 연구실) ;
  • 황선영 (서강대학교 전자공학과 CAD & ES 연구실)
  • 투고 : 2013.11.27
  • 심사 : 2013.12.12
  • 발행 : 2014.01.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 멀티 코어 SoC의 전체 테스트 시간 감축을 위한 효율적인 테스트 wrapper 설계 방법을 제안한다. 제안된 알고리즘은 잘 알려진 Combine 알고리즘을 사용하여 멀티코어 SoC의 각 코어에 대해 초기 local wrapper해 집합을 구성하고 가장 긴 테스트 시간을 소모하는 코어를 dominant 코어로 선택한다. Dominant 코어의 테스트 시간을 기준으로 다른 코어들에 대해 wrapper 특성인 TAM 와이어 수와 테스트 시간을 조정한다. Design space exploration을 위해 일부 코어들의 TAM 와이어 수를 줄이고 테스트 시간을 증가시킨다. 변경된 wrapper 특성을 기존 local wrapper 해 집합에 추가한다. 코어들의 기존 local wrapper 해 집합이 global wrapper 해 집합으로 확장되어 스케줄러에 의한 멀티코어 SoC의 전체 테스트 시간이 감소한다. 제안된 wrapper의 효과는 ITC'02 벤치마크 회로에 대해 $B^*$-트리 기반의 테스트 스케줄러를 사용하여 검증된다. 실험 결과 기존의 wrapper를 사용하는 경우에 비해 테스트 시간이 평균 4.7% 감소한다.

This paper proposes an efficient test wrapper design that reduces overall test time in multi-core SoC. After initial local wrapper solution sets for all the cores are determined using well-known Combine algorithm, proposed algorithm selects a dominant core which consumes the longest test time in multi-core SoC. Then, the wrapper characteristics in the number of TAM wires and the test time for other cores are adjusted based on test time of the dominant core. For some specific cores, the number of TAM wires can be reduced by increasing its test time for design space exploration purposes. These modified wrapper characteristics are added to the previous wrapper solution set. By expanding previous local wrapper solution set to global wrapper solution set, overall test time for Multi-core SoC can be reduced by an efficient test scheduler. Effectiveness of the proposed wrapper is verified on ITC'02 benchmark circuits using $B^*$-tree based test scheduler. Our experimental results show that the test time is reduced by an average of 4.7% when compared to that of employing previous wrappers.

키워드

참고문헌

  1. R. Graham, "Bounds on multiprocessing timing anomalies," SIAM J. Applied Mathematics, vol. 17, no. 2, pp. 416-429, Mar. 1969. https://doi.org/10.1137/0117039
  2. E. Coffman, M. Garey, and D. Johnson, "An application of bin-packing to multiprocessor scheduling," SIAM J. Computing, vol. 7, no. 1, pp. 1-17, Feb. 1978.
  3. E. Marinissen, S. Goel, and M. Lousberg, "Wrapper design for embedded core test," in Proc. IEEE Int'l Test Conf., Atlantic City, NJ, pp. 911-920, Oct. 2000.
  4. V. Iyengar, K. Chakrabarty, and E. Marinissen, "Test wrapper and test access mechanism co-optimization for system on chip," in Proc. IEEE Int'l Test Conf., Baltimore, MD, pp. 1023-1032, Oct. 2001.
  5. Y. Chang, Y. Chang, G. Wu, and S. Wu, "B*-Trees: A new representation for nonslicing floorplans," in Proc. Design Automation Conf., Los Angeles, CA, pp. 458-463, Jun. 2000.
  6. H. Murata, K. Fujiyoshi, S. Nakatake, and Y. Kajitani, "Rectangle-packing based module placement," in Proc. Int'l Conf. Computer- Aided Design, San Jose, CA, pp. 472-479, Nov. 1995.
  7. S. Nakatake, K. Fujiyoshi, H. Murata, and Y. Kajitani, "Module placement on BSG-structure and IC layout application," in Proc. Int'l Conf. Computer-Aided Design, San Jose, CA, pp. 484-491, Nov. 1996.
  8. C. Su and C. Wu, "A graph-based approach to power-constrained SoC test scheduling," J. Electronic Testing, vol. 20, no. 1, pp. 45-60, Feb. 2004. https://doi.org/10.1023/B:JETT.0000009313.23362.fd
  9. Y. Huang, S. Reddy, W. Cheng, P. Reuter, N. Mukherjee, C. Tasi, O. Samman, and Y. Zaidan, "Optimal core wrapper width selection and SoC test scheduling based on 3-D bin packing algorithm," in Proc. IEEE Int'l Test Conf., Baltimore, MD, pp. 74-82, Oct. 2002.
  10. K. Chakrabarty, "Test scheduling for corebased system using mixed-integer linear programming," IEEE Trans. Computer-Aided Design, vol. 19, no. 10, pp. 1163-1174, Oct. 2000. https://doi.org/10.1109/43.875306
  11. V. Immaneni and S. Raman, "Direct access test scheme - Design of block and core cells for embedded ASICs," in Proc. IEEE Int'l Test Conf., Washington, DC, pp. 488-492, Sept. 1990.
  12. E. Marinissen, Y. Zorian, R. Kapur, T. Taylor, and L. Whetsel, "Toward a standard for embedded core test: An example," in Proc. IEEE Int'l Test Conf., Atlantic City, NJ, pp. 616-627, Sept. 1999.
  13. Y. Zorian, E. Marinissen, and S. Dey, "Testing embedded core-based system chips," in Proc. IEEE Int'l Test Conf., Washington, DC, pp. 130-143, Oct. 1998.
  14. E. Marinissen, V. Iyengar, and K. Chakrabarty, ITC'02 SoC Test Benchmarks (2002), Retrieved Sep., 10, 2013, from http://itc02socbenchm.pratt.duke.edu/#Benchmarks.
  15. J. Jung, "Efficient test wrapper design in SoC," J. Academia-Industrial Technology, vol. 10, no. 6, pp. 1191-1195, Jun. 2009. https://doi.org/10.5762/KAIS.2009.10.6.1191
  16. V. Iyengar, K. Chakrabarty, and E. Marinissen, "On using rectangle packing for SoC wrapper/TAM co-optimization," in Proc. VLSI TEST Symp., Monterey, CA, pp. 253-258, Apr. 2002.
  17. J. Wuu, T. Chen, and Y. Chang, "SoC test scheduling using the B*-tree based floorplanning technique," in Proc. Asia South Pacific Design Automatic Conf., Shanghai, China, pp. 1188-1191, Jan. 2005.