한국전자통신학회논문지 (The Journal of the Korea institute of electronic communication sciences)

한국전자통신학회 (Korea Institute of Electronic Communication Science)
권호 표지
DOI QR코드

DOI QR Code

승자전취 메커니즘 방식의 아날로그 연상메모리

An Analog Content Addressable Memory implemented with a Winner-Take-All Strategy

  • 투고 : 2012.10.05
  • 심사 : 2013.01.21
  • 발행 : 2013.01.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

선형적인 읽기와 쓰기 특성을 가지고 있는 승자전취메커니즘 방식의 아날로그 메모리를 구현하였다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취메커니즘 회로가 이용된다. 본 연구에서는 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 실현된다. 복수의 메모리 셀의 구현이 더 높은 집적도와 고속의 쓰기 읽기를 위하여 구현된다. 실시간 인식을 위하여 본 연구에서 사용된 함수는 이상적이며 메커니즘의 시뮬레이션을 위하여 MOSIS의 $1.2{\mu}$ 더블폴리 CMOS 공정 파라미터를 사용하였다.

We have developed an analog associative memory implemented with an analog array which has linear writing and erasing characteristics. The associative memory adopts a winner-take-all strategy. The operation for reading in the memory is executed with an absolute differencing circuit and a winner-take-all (WTA) circuit suitable for a nearest-match function of a content-addressable memory. We also present a system architecture that enables highly-paralleled fast writing and quick readout as well as high integration density. A multiple memory cell configuration is also presented for achieving higher integration density, quick readout, and fast writing. The system technology presented here is ideal for a real time recognition system. We simulate the function of the mechanism by menas of Hspice with $1.2{\mu}$ double poly CMOS parameters of MOSIS fabrication process.

키워드

참고문헌

  1. J. Huang and M. Hagiwara, " A Multi-Winner Associative Memory", IEICE Trans. Inf. & Syst., Vol. E82-D, No. 7, pp. 1117-1125, July 1999.
  2. T. Harada, S. Sato, and K. Nakajima, "A Content-Addressable Memory Using "Switched Diffusion Analog Memory with Feedback Circuit", IEICE Trans. Fundamentals, Vol. E82-A, No. 2, pp. 370-377, Feb. 1999.
  3. T. Hanyu, N. Kanagawa and M. Kameyama, "Non-Volatile One-Transistor-Cell Multiple - Valued CAM with a Digit-Parallel-Access Scheme and its Applications", Computers Elect. Eng. Vol. 23, No. 6 pp. 407-414, 1998.
  4. T. Hanyu and S. Matsunaga, M. Natsui, T. Endoh and H. Ohno, "Design of a One- Transistor-Cell Multiple-Valued CAM", IEEE J. Solid-State Circuit, Vol. 31, No. 11, Nov. 1996.
  5. 배성환, 이창기, "고정밀 고속 다중채널 아날로그-디지탈 변환기", 한국전자통신학회논문지, 3권, 3호, pp. 165-169, 2008
  6. 이선근, 정우열, "메모리 스트림 할당 기법을 이용한 영상처리용 엔트로피 프로세서 설계", 한국전자통신학회논문지, 7권, 6호, pp. 1017-1026, 2012
  7. 채용웅, 박재희, "부유게이트를 이용한 아날로그 어레이 설계", 대한전자공학회, 제35권, C편, 제10호, pp. 800-807, 1998.
  8. Yong Yoong Chai, Floating gate MOSFET with reduced programming voltage", IEE Electronics Lett. Vol. 30, No. 18, pp. 1536-1537, 1996.
  9. Yong Yoong Chai, "A 2x2 Analog Memory implemented with a special layout injector", IEEE Journal of Solid-State Circuits, Vol. 31, No .6, June, pp. 856-861, 1996. https://doi.org/10.1109/4.509874
  10. J. Guerrieri, "Low power analog absolute differencing circuit and architecuture", US patents, patent No. US5438293, Aug. 1, 1995
  11. L.G. Johnson, "MOS implementation of winner- Take-All network with application to content-addressable memory", Electronics Lett., Vol. 27, No.11, pp. 957-958, May 1991. https://doi.org/10.1049/el:19910597
  12. 안세정, 김도현, 권오진, 배영철, 이준영, "유망 영역 탐지를 위한 키워드 매핑의 동태적 분석-그래핀 사례연구" 한국전자통신학회논문지, 7권, 6호, pp. 1393-1492, 2012.
  13. 윤광렬, 채용웅, "측면산화 프리크리닝의 최소화를 통한 DRAM의 데이터 유지시간 개선" 한국전자통신학회논문지, 7권, 4호, pp. 833-838, 2012.
  14. 배성환, 한종길, "전류테스팅 고장모델을 위한 개체기반의 고장검출", 한국전자통신학회논문지, 5권, 4호, pp. 443-449, 2010.