DOI QR코드

DOI QR Code

Design and Fabrication of An Improved Capacitor Multiplier with Good Frequency Characteristics

주파수 특성이 향상된 커패시터 멀티플라이어 설계 및 제작

  • Lee, Dae-Hwan (Department of Semiconductor Engineering, Chungbuk National University) ;
  • Back, Ki-Ju (Department of Semiconductor Engineering, Chungbuk National University) ;
  • Han, Da-In (Department of Semiconductor Engineering, Chungbuk National University) ;
  • Ryu, Byoung-Son (Department of Semiconductor Engineering, Chungbuk National University) ;
  • Kim, Yeong-Seuk (Department of Semiconductor Engineering, Chungbuk National University)
  • 이대환 (충북대학교 반도체공학과) ;
  • 백기주 (충북대학교 반도체공학과) ;
  • 한다인 (충북대학교 반도체공학과) ;
  • 유병선 (충북대학교 반도체공학과) ;
  • 김영석 (충북대학교 반도체공학과)
  • Received : 2012.11.12
  • Published : 2013.04.25

Abstract

In this paper, a capacitor multiplier with good frequency characteristics has been proposed. Effective capacitance of conventional capacitor multiplier decreases as frequency increases due to internal series resistance. On the other hand, the proposed capacitor multiplier using cascode structure has smaller internal resistance, thus shows good frequency characteristics. Conventional and proposed capacitor multiplier were fabricated using Samsung $0.13{\mu}m$ CMOS process and frequency characteristics of capacitor multipliers were measured using LPF. Measurement results show that the conventional capacitor multiplier has maximum 53% of capacitance error, however the proposed multiplier has less than 10% of capacitance error for the frequency change from 100kHz to 1MHz.

본 논문에서는 주파수에 대해 영향을 적게 받는 커패시터 멀티플라이어를 제안하였다. 기존의 커패시터 멀티플라이어는 주파수에 대해 커패시턴스 변화가 크다는 단점이 있다. 반면에, 제안된 커패시터 멀티플라이어는 캐스코드 구조를 이용하여 주파수 변화에 대해서 커패시턴스 변화가 작은 특성을 갖도록 개선하였다. 기존의 커패시터 멀티플라이어와 제안된 커패시터 멀티플라이어를 삼성 $0.13{\mu}m$ CMOS 공정을 이용하여 제작하고, LPF를 구성하여 특성을 측정하였다. 주파수 100kHz에서 1MHz까지 측정한 결과, 기존의 커패시터 멀티플라이어는 최대 53% 오차를 보이는 반면에, 제안된 커패시터 멀티플라이어는 10% 이내의 오차를 보여, 향상된 주파수 특성을 가짐을 확인하였다.

Keywords

References

  1. G. A. Rincon-Mora, "Active capacitor multiplier in miller-compensated circuits," IEEE Transactions On Solid-State Circuits, Vol. 35, No. 1, pp. 26-32, January 2000. https://doi.org/10.1109/4.818917
  2. S. Pennisi, "CMOS multiplier for grounded capacitors," Electronics Letters, Vol. 38, No. 15, pp. 765-766, July 2002. https://doi.org/10.1049/el:20020517
  3. Y. Tang, M. Ismail and S. Bibyk, "Adaptive miller capacitor multiplier for compact on-chip PLL filter," Electronics Letters, Vol 39, No. 1, pp. 43-45, January 2003. https://doi.org/10.1049/el:20030086
  4. K. Shu, E. Sanchez-Sinencio, J. Silva-Martinez and S. H. K. Embabi, "A 2.4-GHz monolithic fractional-N frequency synthesizer with robust phase-switching prescaler and loop capacitance multiplier," IEEE Journal of Solid-State Circuits, Vol. 38, No. 6, pp. 866-874, June 2003. https://doi.org/10.1109/JSSC.2003.811875
  5. I. -C. Hwang, "Area-efficient and self-biased capacitor multiplier for on-chip loop filter," Electronics Letters, Vol. 42, No. 24, pp. 1392-1393, November 2006. https://doi.org/10.1049/el:20062486
  6. Ke-Horng Chen, Chia-jung Chang and Te-Hien Liu, "Bidirectional current-mode capacitor multipliers for on-chip compensation," IEEE Transations On Power Electronics, Vol. 23, No. 1, pp. 180-188, Jaunary 2008. https://doi.org/10.1109/TPEL.2007.911776
  7. 박승찬, 임동균, 윤광섭, "온칩된 커패시터 체배기법 적용 보상회로를 갖는 DC to DC 벅 변환기 설계," 전자공학회 하계종합학술대회, 제31권, 제1호, pp. 537-538, 2008년 6월
  8. 조대웅, 김석진, 박승천, 임동균, 장경운, 윤광섭, "저 전력 버퍼 회로를 이용한 무선 모바일용 스텝 다운 DC-DC 변환기," 전자공학회 논문지, 제45권, SD편, 제9호, pp. 841-847, 2008년 9월