대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 저 전력 0.13um CMOS ADC

A 10b 50MS/s Low-Power Skinny-Type 0.13um CMOS ADC for CIS Applications

  • 투고 : 2010.12.13
  • 심사 : 2011.04.25
  • 발행 : 2011.05.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

This work proposes a skinny-type 10b 50MS/s 0.13um CMOS three-step pipeline ADC for CIS applications. Analog circuits for CIS applications commonly employ a high supply voltage to acquire a sufficiently acceptable dynamic range, while digital circuits use a low supply voltage to minimize power consumption. The proposed ADC converts analog signals in a wide-swing range to low voltage-based digital data using both of the two supply voltages. An op-amp sharing technique employed in residue amplifiers properly controls currents depending on the amplification mode of each pipeline stage, optimizes the performance of op-amps, and improves the power efficiency. In three FLASH ADCs, the number of input stages are reduced in half by the interpolation technique while each comparator consists of only a latch with low kick-back noise based on pull-down switches to separate the input nodes and output nodes. Reference circuits achieve a required settling time only with on-chip low-power drivers and digital correction logic has two kinds of level shifter depending on signal-voltage levels to be processed. The prototype ADC in a 0.13um CMOS to support 0.35um thick-gate-oxide transistors demonstrates the measured DNL and INL within 0.42LSB and 1.19LSB, respectively. The ADC shows a maximum SNDR of 55.4dB and a maximum SFDR of 68.7dB at 50MS/s, respectively. The ADC with an active die area of 0.53$mm^2$ consumes 15.6mW at 50MS/s with an analog voltage of 2.0V and two digital voltages of 2.8V ($=D_H$) and 1.2V ($=D_L$).

키워드

참고문헌

  1. E. R. Fossum, "CMOS image sensors: Electronic camera-on-a-chip," IEEE Trans. Electron Devices, vol. 44, no. 10, pp. 1689-1698, Oct. 1997. https://doi.org/10.1109/16.628824
  2. A. Fish, S. Hamami, and O. Yadid-Pecht, "CMOS image sensors with self-powered generation capability," IEEE Trans. Circuit Syst. II , vol. 53, no. 11, pp. 1210-1214, Nov. 2006. https://doi.org/10.1109/TCSII.2006.882858
  3. A. Belenky, A. Fish, A. Spivak and O. Yadid-Pecht, "Global shutter CMOS image sensor with wide dynamic range," IEEE Trans. Circuits Syst. II , vol. 54, no. 12, pp. 1032-1036, Dec. 2007
  4. S. Yoshihara, et al., "A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS image sensor with seamless mode change," IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2998-3006, Dec. 2006. https://doi.org/10.1109/JSSC.2006.884868
  5. S. Kawahito, et al., "A CMOS image sensor integrating column-parallel cyclic ADCs with on-chip digital error correction circuits," in Proc. IEEE ISSCC Dig. Tech. Papers, pp. 56-57, Feb. 2008.
  6. G. Strom, et al., "Extended dynamic range from a combined linear-logarithmic CMOS image sensor," IEEE J. Solid-State Circuits, vol. 41, no. 9, pp. 2095-2106, Sep. 2006. https://doi.org/10.1109/JSSC.2006.880613
  7. B. G. Lee and R. M. Tsang, "A 10-bit 50-MS/s pipelined ADC with capacitor-sharing and variable-gm Opamp," IEEE J. Solid-State Circuits, vol. 44, no. 3, pp. 883-890, Mar. 2007.
  8. S. Ryu, B. Song and K. Bacrania, "A 10-bit 50-MS/s pipelined ADC with Op amp current reuse," IEEE J. Solid-State Circuits, vol. 42, no. 3, pp. 475-485, Mar. 2007. https://doi.org/10.1109/JSSC.2006.891718
  9. 박승재, 구병우, 이승훈, "저전력 모바일 응용을 위한 12비트 100MS/s 1V 24mW 0.13um CMOS A/D 변환기," 전자공학회논문지, 제47권 SD편, 제8호, 56-63쪽, 2010년 8월
  10. P. Y. Wu, V. S. Cheung, and H. C. Luong, "A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture," IEEE J. Solid-State Circuits, vol. 42, no. 4, pp. 730-738, Apr. 2007. https://doi.org/10.1109/JSSC.2007.891666
  11. Y. J. Kim, K. H. Lee, M. H. Lee, and S. H. Lee, "A 0.31pJ/conversion-step 12-bit 100MS/s 0.13um CMOS A/D converter for 3G communication system," IEICE Trans. on Electronics, vol. E92-C, no. 9, pp. 1194-1200, Sept. 2009. https://doi.org/10.1587/transele.E92.C.1194
  12. Y. J. Cho, et al., "An 8b 220MS/s 0.25um CMOS pipeline ADC with on-chip RC-filter based voltage references," in Proc. Asia-Pacific Advanced System Integrated Circuits conf., pp. 90-93, Aug. 2004.
  13. P. Confalonieri, et al., "A 2.7mW 1MSps 10b analog-to-digital converter with built-in reference buffer and 1LSB accuracy programmable input ranges," in Proc. Eur. Solid-State Circuits Conf., pp. 255-258, Sept. 2004.
  14. M. G. Kim, et al., "An 8mW 10b 50MS/s pipelined ADC using 25dB opamp," in Proc. Asian Solid-State Circuits Conf., pp. 49-52, Nov. 2008.
  15. H. C. Choi, et al., "A 15mW 0.2mm2 10b 50MS/s ADC with wide input range," in Proc. IEEE ISSCC Dig. Tech. Papers, pp. 842-851, Feb. 2006.
  16. T. Oshima, T. Takahashi and T. Yamawaki, "23-mW 50-MS/s 10-bit pipeline A/D converter with nonlinear LMS foreground calibration," in Proc. ISCAS, pp. 960-963, June 2009.
  17. B. Vaz, J. Goes and N. Paulino, "A 1.5-V 10-b 50MS/s time-interleaved switched-opamp pipeline CMOS ADC with high energy efficiency," in Symp. VLSI Circuits Dig. Tech. Papers, pp. 17-19, Oct. 2004.
  18. I. Ahmed, J. Mulder and D. Johns, "A 50MS/s 9.9mW pipelined ADC with 58dB SNDR in 0.18um CMOS using capacitive charge-pumps," in Proc. IEEE ISSCC Dig. Tech. Papers, pp. 164-165, Feb. 2009.