Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Study on ESD Robustness of Output Drivers for ESD Design Window Engineering

ESD 설계 마진을 위한 출력드라이버 ESD 내성 연구

  • Kim, Jung-Dong (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Lee, Gee-Du (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Choi, Yoon-Chul (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Kwon, Kee-Won (School of Information & Communication Engineering, Sungkyunkwan University) ;
  • Chun, Jung-Hoon (School of Information & Communication Engineering, Sungkyunkwan University)
  • 김정동 (성균관대학교 정보통신공학부) ;
  • 이기두 (성균관대학교 정보통신공학부) ;
  • 최윤철 (성균관대학교 정보통신공학부) ;
  • 권기원 (성균관대학교 정보통신공학부) ;
  • 전정훈 (성균관대학교 정보통신공학부)
  • Received : 2011.07.29
  • Published : 2011.12.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper investigates the ESD robustness of the stacked output driver with a 0.13um CMOS process. To represent an actual I/O system, we implemented stacked output driver circuits with pre-drivers and a rail-based power clamp. We implemented eight kinds of circuits varying pre-driver input connections and stacked driver size. The test circuits are examined with TLP measurements. It is shown that breakdown current and voltage can be increased by connecting the pre-driver input to a power supply and using stacked devices of a similar size. Based on the test results, design guideline is suggested to improve ESD robustness of the stacked output drivers.

본 논문은 0.13um CMOS 공정에서 적층출력드라이버 ESD 내성에 대하여 조사 하였다. 실제적인 I/O 시스템과 유사하게 프리-드라이버와 파워 클램프를 포함한 적층출력드라이버 회로를 구현하였다. 프리-드라이버 입력 연결 방법과 적층출력드라이버의 NMOS 크기에 따라 8가지 회로를 구성하였으며, TLP 실험을 통해서 HBM 내성을 조사하였다. 그 결과 프리-드라이버의 입력에 전원전압을 인가하고 적층출력드라이버는 가급적 유사한 크기로 진행한 조건이 다른 조건들 보다 높은 항복전류와 항복전압을 보여주었다. 이 테스트 결과를 토대로, 적층출력드라이버의 ESD 내성을 향상시킬 수 있는 설계 가이드를 제안하였다.

Keywords

References

  1. O. Semenov, H. Sarbishaei, M, Sachdev, "ESD Protection Device and Circuit Design for Advanced CMOS Technologies," Springer, 2008.
  2. W. R. Anderson and D. B. Krakauer, "ESD protection for mixed-voltage I/O using NMOS transistors stacked in a cascode configuration," Proc. of EOS/ESD Symposium, pp. 54-62, 1998.
  3. J. W. Miller, M. G. Khazhinsky, J. C. Weldon, "Engineering the cascaded NMOS Output buffer for maximum Vt1," Proc. of EOS/ESD Symposium, pp. 308-317, 2000.
  4. S. Voldman, J. Never, S. Holmes, J. Adkisson, "Linewidth Control Effects on MOSFET ESD Robustness," Proc. of EOS/ESD Symposium, pp. 101-109, 1996.
  5. K. Chatty, D. Alvarez, M. J. Abou-Khalil, C. Russ, J. Li and R. Gauthier, "Investigation of ESD performance of silicide-blocked stacked NMOSFETs in a 45nm bulk CMOS technology," Proc. of EOS/ESD Symposium, pp. 304-312, 2008.
  6. T. Suzuki et al., "A study of ESD robustness of cascaded NMOS driver," Proc. of EOS/ ESDSymposium, pp. 403-407, 2007.
  7. S. Cao, J.-H. Chun, E. Choi, S. Beebe, W. R. Anderson, R. W. Dutton, "Investigation on Output Driver with Stacked Devices for ESD Design Window Engineering," Proc. of EOS/ESD Symposium, pp. 1-8, 2010.
  8. V. Vashchenko, A. Concannon, M. Beek, P. Hopper, "Physical Limitation of the Cascoded Snapback NMOS ESD Protection Capability Due to the Non-Uniform Turn-Off," IEEE Transactions on Device and Materials Reliability, Vol. 4, No. 2, pp. 281-291, 2004. https://doi.org/10.1109/TDMR.2004.826378
  9. J.-H. Lee, J. R. Shih, Y. H. Wu, T. C. Ong, "The Failure Mechanism of High Voltage Tolerance IO Buffer under ESD," Proc. of International Reliability Physics Symposium, pp. 269-276, 2003
  10. 최진영, 송광섭, "HBM ESD 현상의 혼합모드 과도해석," 전자공학회논문지, 제 38권, SD편, 제1호, 1-12쪽, 2001년 1월
  11. 박재영, 송종규, "고전압 집적회로를 위한 래치업-프리 구조의 HBM 12kV ESD 보호회로," 전자공학회논문지, 제 46권, SD편, 제1호, 1-6쪽, 2009년 1월.