대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

AMBA 기반 SoC의 병렬 코어 테스트를 위한 효과적인 테스트 설계 기술

An Efficient Design Technique for Concurrent Core Testing of AMBA-based SoC

  • 투고 : 2010.11.02
  • 발행 : 2011.02.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 AMBA 기반 SoC의 코어 테스트 시간을 최소화 하는 것을 목표로 한다. 이를 위하여 테스트 대상 코어에 대해 병렬로 테스트를 수행하며 AMBA를 TAM으로 재사용 하는데 있어서 필요한 기술을 제안한다. 기능 테스트시의 AMBA 버스 제어를 위해 설계 된 TIC를 구조적 테스트 시의 제어에 재활용 하여 병렬 테스트의 제어에 필요한 추가 로직을 최소화 하였으며, 기능적 테스트를 수행할 수 있을 뿐만 아니라 구조적 테스트 시 병렬 테스트를 수행 할 수 있어서 SoC의 신뢰성 확보와 테스트 시간 단축에 기여 할 수 있다.

The goal of this paper is reducing the test time for AMBA-based SoC. To achieve this goal, the design technique that can test several cores concurrently by reusing AMBA as TAM is proposed. The additional control logic for structural parallel core test is minimized by reusing TIC which is originally used for functional test of AMBA. SoC reliability and test time reduction can be significantly achieved with the concurrent core test technique as well as functional test.

키워드

참고문헌

  1. S. Narayanan, R. Gupta, M.A. Breuer, "Optimal configuring of multiple scan chains," IEEE Trans. Computers, pp. 1121 - 1131, Sept. 1993.
  2. S. Zhang, M. Choi, N. Park, F. Lombardi, "Cost-Driven Optimization of Coverage of Combined Built-In Self-Test/Automated Test Equipment Testing," IEEE Trans. Instrum. Meas., pp. 1094-1100, June. 2007.
  3. S.K. Goel, and E.J. Marinissen, "Effective and efficient test architecture design for SOCs", Proc. IEEE International Test Conference, pp. 529-538, Oct. 2002.
  4. Y. Zorian, E. J. Marinissen and S. Dey, "Testing Embedded-core based System Chips," Proceedings of IEEE International Test Conference, pp. 130-143, Oct. 1998.
  5. IEEE std 1500 Standard for Embedded Core Test, http://grouper.ieee.org/groups/1500/
  6. J. Aerts, E.J. Marinissen, "Scan Chain Design for Test Time Reduction in Core-Based ICs," Proceedings of IEEE International Test Conference, pp 448-457, Oct. 1998.
  7. P. Varma, S.Bhatia, "A structured Test Re-Use Methodology for Core-Based System Chips," Proceedings of IEEE International Test Conference, pp 294-302, Oct. 1998.
  8. S. Jaehoon, M. Piljae, Y. Hyunbean, P. Sungju, "Design of Test Access Mechanism for AMBA Based System-on-a-Chip," IEEE VTS, pp. 375-380, May. 2007.
  9. C. Lin and H. Liang, "Bus-Oriented DFT Design for Embedded Cores," IEEE Asia-Pacific Conference, pp. 561-563, Dec. 2004.
  10. C. Feige et al, "Integration of the Scan-Test Method into an Architecture Specific Core-Test Approach," Journal of Electronic Testing, pp. 125-131, July. 1998.
  11. M. Abramovici, M. Breuer, and A. Friedman, "Digital Systems Testing and Testable Design", Computer Science Press, New York, 1991.
  12. E.J. Marinissen, S.K. Goel, and M. Lousberg, "Wrapper design for embedded core test", Proc. International Test Conference, Oct. 2000, pp 911-920.
  13. ARM, AMBA specification (rev. 2.0)," May 1999.
  14. 민필재, 송재훈, 이현빈, 박성주, "AMBA 기반 SoC테스트를 위한 접근 메커니즘 설계", 대한전자공학회 논문지, 43권, 10호, 2006년 10월.
  15. IEEE std 1149.1, "IEEE Standard Test Access Port and Boundary-Scan Architecture".
  16. E. J. Marinissen, V. Iyerngar, and K. Charkrabarty, ITC'02 SOC Test Benchmarks, http://itc02socbenchm.pratt.duke.edu/