DOI QR코드

DOI QR Code

60 GHz CMOS SoC for Millimeter Wave WPAN Applications

차세대 밀리미터파 대역 WPAN용 60 GHz CMOS SoC

  • Lee, Jae-Jin (Intelligent Radio Engineering Center, Korea Advanced Institute of Science and Technology) ;
  • Jung, Dong-Yun (Digital Media & Communications R&D Center, Samsung Electronics) ;
  • Oh, Inn-Yeal (Intelligent Radio Engineering Center, Korea Advanced Institute of Science and Technology) ;
  • Park, Chul-Soon (Intelligent Radio Engineering Center, Korea Advanced Institute of Science and Technology)
  • 이재진 (한국과학기술원 지능형 RF 연구센터) ;
  • 정동윤 (삼성전자 DMC 연구소) ;
  • 오인열 (한국과학기술원 지능형 RF 연구센터) ;
  • 박철순 (한국과학기술원 지능형 RF 연구센터)
  • Accepted : 2010.05.17
  • Published : 2010.06.30

Abstract

A low power single-chip CMOS receiver for 60 GHz mobile application are proposed in this paper. The single-chip receiver consists of a 4-stage current re-use LNA with under 4 dB NF, Cgs compensating resistive mixer with -9.4 dB conversion gain, Ka-band low phase noise VCO with -113 dBc/Hz phase noise at 1 MHz offset from 26.89 GHz, high-suppression frequency doubler with -0.45 dB conversion gain, and 2-stage current re-use drive amplifier. The size of the fabricated receiver using a standard 0.13 ${\mu}m$ CMOS technology is 2.67 mm$\times$0.75 mm including probing pads. An RF bandwidth is 6.2 GHz, from 55 to 61.2 GHz and an LO tuning range is 7.14 GHz, from 48.45 GHz to 55.59 GHz. The If bandwidth is 5.25 GHz(4.75~10 GHz) The conversion gain and input P1 dB are -9.5 dB and -12.5 dBm, respectively, at RF frequency of 59 GHz. The proposed single-chip receiver describes very good noise performances and linearity with very low DC power consumption of only 21.9 mW.

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

Keywords

References

  1. 이성호, "휴대폰산업의 진화와 경쟁 구도 변화", 삼성경제 연구소, CEO Information, 제670호, Sep. 2008년 9월.
  2. http://www.ieee802.org/15/pub/TG3c.html
  3. http://www.ecma-international.org/memento/TC48-M.htm
  4. C. Y. Cha, S. G. Lee, "A 5.2 GHz LNA in 0.35 ${\mu}m$ CMOS utilizing inter-stage series resonance and optimizing the substrate resistance", IEEE J. Solid-State Circuits, vol. 38, no. 4, pp. 669-672, Apr. 2003. https://doi.org/10.1109/JSSC.2003.809523
  5. D. Y. Jung, J. J. Lee, and C. S. Park, "Low-power and low NF V-band down-converter in 0.13 ${\mu}m$ CMOS", Electron Lett., vol. 45, no. 10, pp. 509-510, May 2009. https://doi.org/10.1049/el.2009.0833
  6. B. Afshar, Y. Wang, and Ali M. Nikejad, "A robust 24 mW 60 GHz receiver in 90 nm standard CMOS", IEEE ISSC Conf. Tech. Dig., pp. 182-183, Feb. 2008. https://doi.org/10.1109/ISSCC.2008.4523117
  7. S. Pinel, S. Sarkar, P. Sen, B. Perumana, D. Yeh, D. Dawn, and J. Laskar, "A 90 nm CMOS 60 GHz radio", IEEE ISSC Conf. Tech. Dig., pp. 130-131, Feb. 2008.
  8. M. Tanomura, Y. Hamada, S. Kishimoto, M. Ito, N. Orihashi, K. Maruhashi, and H. Shimawaki, "Tx and Rx front-ends for 60 GHz band in 90 nm standard bulk CMOS", IEEE ISSC Conf. Tech. Dig., pp. 558-559, Feb. 2008. https://doi.org/10.1109/ISSCC.2008.4523305
  9. T. Mitomo, R. Fujimoto, N. Ono, R. Tachibana, H. Hoshino, Y. Yoshihara, Y. Tsutsumi, and I. Seto, "A 60-GHz CMOS receiver front-end with frequency synthesizer", IEEE J. Solid-State Circuits, vol. 43, no. 4, pp. 1030-1037, Apr. 2008. https://doi.org/10.1109/JSSC.2008.917557
  10. B. Razavi, "A millimeter-wave CMOS heterodyne receiver with on-chip LO and divider", IEEE J. Solid-State Circuits, vol. 43, no. 2, pp. 477-485, Feb. 2008. https://doi.org/10.1109/JSSC.2007.914300
  11. D. Alldred, B. Cousins, and S. P. Voinigescu, "A 1.2 V, 60-GHz radio receiver with on-chip transformers and inductors in 90-nm CMOS", IEEE Compound Semicond. Integrated Circuit Symp., pp. 51-54, Nov. 2006. https://doi.org/10.1109/CSICS.2006.319876
  12. S. Emami, C. H. Doan, and Ali M. Niknejad, "A highly integrated 60 GHz CMOS front-end receiver", IEEE ISSC Conf. Tech. Dig., pp. 190-191, Feb. 2007. https://doi.org/10.1109/ISSCC.2007.373358
  13. D. Y. Jung, C. S. Park, "Power efficient Ka-band low phase noise VCO in 0.13 ${\mu}m$ CMOS", Electron. Lett., vol. 44, no. 10, pp. 630-631, May 2008. https://doi.org/10.1049/el:20080726
  14. D. Y. Jung, C. S. Park, "A low-power, high-suppression V-band frequency doubler in 0.13 ${\mu}m$ CMOS", IEEE Microw. Wireless Compon. Lett., vol. 18, no. 8, pp. 551-553, Aug. 2008. https://doi.org/10.1109/LMWC.2008.2001020