정보처리학회논문지D (The KIPS Transactions:PartD)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

낸드 플래시 메모리를 위한 CLOCK 알고리즘 기반의 효율적인 버퍼 교체 전략

An Efficient Buffer Replacement Policy based on CLOCK Algorithm for NAND Flash Memory

  • 발행 : 2009.12.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

최근에 낸드 플래시 메모리는 빠른 접근속도, 저 전력 소모, 높은 내구성 등의 특성으로 인하여 차세대 대용량 저장 매체로 각광 받고 있다. 그러나 디스크 기반의 저장 장치와는 달리 비대칭적인 읽기, 쓰기, 소거 연산의 처리 속도를 가지고 있고 제자리 갱신이 불가능한 특성을 가지고 있다. 따라서 디스크 기반 시스템의 버퍼 교체 정책은 플래시 메모리 기반의 시스템에서 좋은 성능을 보이지 않을 수 있다. 이러한 문제를 해결하기 위해 플래시 메모리의 특성을 고려한 새로운 플래시 메모리 기반의 버퍼 교체 정책이 제안되어 왔다. 본 논문에서는 디스크 기반의 저장 장치에서 우수한 성능을 보인 CLOCK-Pro를 낸드 플래시 메모리의 특성을 고려하여 개선한 CLOCK-NAND를 제안한다. CLOCK-NAND는 CLOCK-Pro의 알고리즘에 기반하며, 추가적으로 페이지 접근 정보를 효율적으로 활용하기 위한 새로운 핫 페이지 변경을 한다. 또한, 더티인 핫 페이지에 대해 콜드 변경 지연 정책을 사용하여 쓰기 연산을 지연하며, 이러한 새로운 정책들로 인하여 낸드 플래시 메모리에서 쓰기 연산 횟수를 효율적으로 줄이는 우수한 성능을 보인다.

키워드

참고문헌

  1. Greg Gagne, Abraham Silberschatz. Peter Baer Galvin, “Operating System Concepts sixth edtion”, Wiley, 2003
  2. BAN, A, “Flash file system”, United States Patent, No. 5,404,485, April, 1995
  3. CHUNG, T. S. et al., “System software for flash memory: a survey”, IFIP International Conference on Embedded And Ubiquitous Computing (EUC 2006), 2006 https://doi.org/10.1007/11802167_41
  4. Samsung Electronics, “64M x 8Bits 낸드 Flash Memory (K9F1208X0C)”, 2007
  5. Samsung Electronics, “2G x 8Bit / 4G x 8Bit / 8G x 8Bit 낸드 Flash Memory (K9XXG08XXM)”, 2007
  6. JiYong Shin et al., “FTL design exploration in reconfigurable high-performance SSD for server applications”, Proceedings of the 23rd international conference on Supercomputing, 2009 https://doi.org/10.1145/1542275.1542324
  7. Sang-Won Lee, Bongki Moon, and Chanik Park, “Advances in flash memory SSD technology for enterprise database applications”, SIGMOD '09: Proceedings of the 35th SIGMOD international conference on Management of data, June, 2009 https://doi.org/10.1145/1559845.1559937
  8. Seon-Yeong Park, Dawoon Jung, Jeong-Uk Kang, Jin-Soo Kim, and Joonwon Lee, “CFLRU: a replacement algorithm for flash memory”, In CASES '06: Proceedings of the 2006 International Conference on Compilers, Architecture and Synthesis for Embedded Systems, pp.234-241, 2006
  9. Hoyoung Jung et al, “LIRS-WSR: Integration of LIRS and writes sequence reordering for flash memory”, Lecture Notes in Computer Science, 4705, pp.224-237, 2007 https://doi.org/10.1007/978-3-540-74472-6_18
  10. Song Jiang, Feng Chen, and Xiaodong Zhang, “CLOCK-Pro: an effective improvement of the CLOCK replacement”, Proceedings of 2005 USENIX Annual Technical Conference (USENIX'05), 2005
  11. Song Jiang and Xiaodong Zhang, “LIRS: an efficient low inter-reference recency set replacement policy to improve buffer cache performance”, In SIGMETRICS '02: Proceedings of the 2002 ACM SIGMETRICS International Conference on Measurement and Modeling of Computer Systems, pp.31-42, 2002 https://doi.org/10.1145/511334.511340