수동형 UHF대역 RFID 태그 IC의 제어부 설계

Design of Control Block for Passive UHF RFID Tag IC

  • 우철종 (삼성전자) ;
  • 차상록 (충북대학교 반도체공학과) ;
  • 김학윤 (충북대학교 반도체공학과) ;
  • 최호용 (충북대학교 전기전자컴퓨터공학부)
  • 발행 : 2008.09.25

초록

본 논문에서는 EPCglobal Class-1 Generation-2 UHF RFID 1.1.0 프로토콜에 따른 수동형 UHF대역 RFID 태그 IC의 제어부를 설계한다. 제어부는 PIE 부, CRC5/CRC16, Slot Counter, Random Number Generator, Main Control 부, Encoder, Memory Interface로 나누어 Verilog HDL을 이용하여 설계하고 시뮬레이션을 하였다. 제어부 전체 동작에 대한 시뮬레이션 결과 7개 상태에서 11개의 명령어들이 올바르게 동작함을 확인하였다. 또한, 제어부의 설계를 Synopsys Design Compiler와 Apollo를 이용하여 Magnachip 0.25$\mu$m 공정 라이브러리를 통해 레이아웃을 하였고 총 36,230개의 게이트가 사용되었다.

This paper presents a design of the control block of a passive UHF RFID tag IC according to EPCglobal Class-1 Generation-2 UHF RFID 1.1.0 Protocol. The control block includes a PIE block, CRC5/CRC16, a Slot Counter, a Random Number Generator, a Main Control Block, a Encoder and a Memory Interface. The control block has been designed using the Verilog HDL and has been simulated. Functional simulation results for the overall control block operation show that 11 instructions with 7 states are operated correctly. Also, the control block has been implemented with 36,230 gates by Synopsys Design Compiler and Apollo using Magnachip 0.25$\mu$m technology.

키워드

참고문헌

  1. 표철식, 채종석, "RFID 기술 및 표준화 동향," TTA저널, 2004년 9월/10월호
  2. 손해원, 모희숙, 성낙선, "UHF RFID 기술," 전자통신동향분석, 제20권 제3호, 2005년 6월
  3. U. Karthaus and M. Fischer, "Fully Integrated Passive UHF RFID Transponder IC with 16.7-㎼ Minimum RF Input Power," IEEE Journal of Solid-State Circuits, Vol. 38 No. 10, pp. 1602-1608, Oct. 2003 https://doi.org/10.1109/JSSC.2003.817249
  4. EPCglobal, "EPCTM Radio-Frequency Identity Protocol for Communications at 860MHz-950MHz Version 1.1.0," EPCglobal, Dec. 2005
  5. (주)폴리소프트, "RFID 국제표준화에 대한 국내 기업들의 지재권 동향," KETI EIC, 2006년 9월
  6. Klaus Finkenzeller, RFID Handbook : Fundamentals and Applications in Contactless Smart Cards and Identification, 영진닷컴, 서울, 2004