Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A V-I Converter Design for Power Variation Insensitivity PLL

전원 전압 변화에 둔감한 PLL을 위한 V-I 변환기 설계

  • 이현석 ((주)에이디테크놀로지) ;
  • 홍동희 (서경대학교 컴퓨터공학과) ;
  • 박종욱 ((주)에이디테크놀로지) ;
  • 임신일 (서경대학교 컴퓨터공학과) ;
  • 성만영 (고려대학교 전기공학과)
  • Published : 2007.03.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper describes the PLL of TCON(Timing Controller) chip for FPD(Flat Panel Display). We propose a new V-I converter which is insensitive to the power supply variation when it is applied to the TCON. The new V-I converter compensated the output frequency of VCO by appling the current that is inversely proportional to the voltage variation. The proposed idea is implemented with a 1-ploy 3-metal 0.25m TSMC CMOS technology and has the output frequency range from 192MHz to 360MHz at the supply voltage of 2.5V. Measurement result shows the RMS jitter of 100ps in the above output frequency range.

본 논문은 FPD(Flat panel Display)용 TCON(Timing Controller) 칩의 PLL에 관한 것이다. TCON 동작 시 발생하는 전원전압 변화에 대해 일정한 주파수를 출력하도록 하는 V-I 변환기를 설계하였다 새로운 V-I 변환기는 VCO's(전압 제어 발진기)의 출력 주파수를 결정짓는 전원 전압의 변화를 그에 상응하는 전류로 보상하여 전원 전압에 둔감하게 하였다. 설계된 회로는 TSMC 0.25um 1-poly 3-metal CMOS 공정으로 구현하였으며 2.5V 공급 선원에서 $192\sim360MHz$로 동작하도록 설계 하였다. 측정 결과 $192\sim360MHz$내에서 100ps 근처의 RMS 지터을 나타내었다.

Keywords

References

  1. I. A. Young, J. K. Greason, and K. L. Wong ' A PLL Clock Generator with 5 to 110MHz of Lock Range for Microprocessors,' IEEE Journal of Solid-State Circuits, Vol. SC-27, pp. 1599-1607, November 1992. Presents the practical design of a CMOS delay element
  2. J. G. Maneatis, 'Low-jitter and processindependent DLL and PLL based on self-biased techniques,' IEEE J. Solid-State Circuits, vol. 31, pp. 1728-1732, Nov. 1996
  3. R. Jacob Baker, Harry W. Li, David E. Boyce 'CMOS Circuit Design, Layout and Simulation,' IEEE Press. Second Edition, pp.564-565, 2005