전자공학회논문지 IE

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

8bit 100MHz DAC design for high speed sampling

고속 샘플링 8Bit 100MHz DAC 설계

  • Published : 2006.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper described an 8bit, 100Msample/s CMOS D/A converter using a glitch-time minimization technique for the high-speed sampling rate of 100MHz level. The proposed DAC was implemented in $0.35{\mu}m$ Hynix CMOS technology and adopts a current mode architecture to optimize sampling rate, resolution, chip area. The DAC linear characteristics was similar to the proposed specification and the prototype error between DNL and INL is less than $\pm$0.09LSB respectively. Also, the manufactured DAC chip was analyzed the cause of error operation and proposed the field considerations for chip test.

이 논문은 100MHz 수준의 고속 신호 샘플링을 위해 글리치 최소화 기법을 적용한 8비트 100MHz CMOS D/A 변환기 (Digital to Analog Converter : DAC) 회로를 제안한다. 제안하는 DAC는 $0.35{\mu}m$ Hynix CMOS 공정을 사용하여 설계 및 레이아웃을 하였으며, 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 전류 모드 구조로 적용되었다. D/A 변환기의 선형 특성은 설계한 Spec. 과 유사하였으며, $\pm$0.09LSB 정도의 DNL과 INL 오차가 측정되었다. 제작된 칩 테스트 결과에 대한 오동작의 원인을 분석하였으며, 이를 통하여 칩 테스트를 위한 고려사항 등을 제안하였다.

Keywords

References

  1. 이승훈, 김범섭, 송민규, 최중호, 'CMOS 아날로그/혼성모드 집적시스템(下 )', 시그마프레스, pp. 62-99, 1999년 9월
  2. Dongwon S대, Andrew Weil, and Milton Feng, 'A 14Bit, 1GS/s Digital-to-Analog Converter with improved dynamic erformance', pp. 28-31, Geneva Switzerland, May 2000
  3. Mika P. Tiilikainen, 'A 14Bit 1.8V 20mw/ $mm^2$ CMOS DAC', IEEE Journal of solid-state circuit, Vol.36, No.7, July 2001
  4. Yijun Zhou and Jiren Yuan, 'An 8Bit 100-MHz CMOS linear interpolation DAC', IEEE Journal of solid-state circuit, Vol. 38, No. 10, October 2003