내장형 3D 그래픽 가속을 위한 부동소수점 Geometry 프로세서 설계

A Design of Floating-Point Geometry Processor for Embedded 3D Graphics Acceleration

  • 남기훈 (서경대학교 컴퓨터과학과) ;
  • 하진석 (서경대학교 컴퓨터공학과) ;
  • 곽재창 (서경대학교 컴퓨터과학과) ;
  • 이광엽 (서경대학교 컴퓨터공학과)
  • 발행 : 2006.02.01

초록

본 논문에서는 휴대용 정보기기 시스템에서 더욱 향상된 실시간 3D 그래픽 가속 능력을 갖는 SoC 구현을 위해 효과적인 3D 그래픽 Geometry 처리 IP 구조를 연구하였다. 이를 기반으로 3D 그래픽 Geometry 처리 과정에 필요한 부동소수점 연산기를 설계하였으며, 내장형 3D 그래픽 국제 표준인 OpenGL-ES를 지원하는 부동소수점 Geometry 프로세서를 설계하였다. 설계된 Geometry 프로세서는 Xilinx-Vertex2 FPGA에서 160k gate의 면적으로 구현되었으며, 80 MHz의 동작주파수 환경에서 실제 3D 그래픽 데이터를 이용하여 Geometry 처리 과정의 성능 측정 실험을 하였다. 실험 결과 80 MHz의 동작주파수에서 초당 1.5M 개의 폴리곤 처리 성능이 확인되었으며, 이는 타 3D 그래픽 가속 프로세서에 비하여 평균 2배 이상의 Geometry 처리 성능이다. 본 지오메트리 프로세서는 Hynix 0.25um CMOS 공정에 의한 측정결과 83.6mW의 소모전력을 나타낸다.

The effective geometry processing IP architecture for mobile SoC that has real time 3D graphics acceleration performance in mobile information system is proposed. Base on the proposed IP architecture, we design the floating point arithmetic unit needed in geometry process and the floating point geometry processor supporting the 3D graphic international standard OpenGL-ES. The geometry processor is implemented by 160k gate area in a Xilinx-Vertex FPGA and we measure the performance of geometry processor using the actual 3D graphic data at 80MHz frequency environment The experiment result shows 1.5M polygons/sec processing performance. The power consumption is measured to 83.6mW at Hynix 0.25um CMOS@50MHz.

키워드

참고문헌

  1. Makoto Awaga, Tatsushi Ohtsuka, Hideki Yoshizawa and Shigeru Sasaki, '3D Graphics Processor Chip Set,' IEEE Micro, pp.37-41, dec., 1995 https://doi.org/10.1109/40.476257
  2. M. Woo, J. Neider, T. Davis, D. Shreiner 'OpenGL Programming Manual,' Addison & Wesley, 1997
  3. J.D Foley, A. Dam, S. K. Feiner, and J. F. Hughes, 'Computer Graphics Principles and Practice,' Second Edition, Addison-Wesley, 1990
  4. Tomas Akenine-Moller, Eric Hainess 'REAL-TIME RENDERING,' Second Edition, AK Peters Natick, Massachusetts.' 2003
  5. Woo Kyeong Jeong, 'A SIMD-DSP/FPU for High-Performance Embedded Microprocessors,' Phd Thesis, Yonsei University, Dec., 2002
  6. J. C. Jeong, W. C. Park, W. Jeong, T. D. Han, M. K. Lee 'A Cost-Effective Pipelined Divider ?with a Small Lookup Table', IEEE Transactions on Computers, pp.489-495. 2004 https://doi.org/10.1109/TC.2004.1268407
  7. Michael J, Schulte, Kent E, 'High-Speed Inverse Square Roots,' 14th IEEE Symposium, pp.124-131, 1999 https://doi.org/10.1109/ARITH.1999.762837
  8. Hyun-Chul Shin, Jin-Aeon Lee, and Lee-Sup Kim, 'A Hardware Cost Minimized Fast Phong Shader,' IEEE TRANSACTIONS ON VLSI SYSTEMS, Volume 9, Issue 2, pp.297-304, April 2001 https://doi.org/10.1109/92.924048
  9. Mesa library, http://www.ssec.wisc.edu/~brianp/Mesa.html
  10. Won-Suk Kim, 'The Implementation of Geometry Accelerator Simulator for 3D Graphic Accelerator Hardware Design,' Yonsei Univ., Master Thesis, 2003
  11. Ju-Ho Sohn 'Design and Optimization of Geometry Acceleration for Portable 3D Graphics,' KAIST, Master's Thesis, 2003
  12. Masatoshi Kameyama, Yoshiyuki Kato, Hitoshi Fujimoto, Hiroyasu Negishi, Yukio Kodama, Yoshitsugu Inoue, Hiroyuki Kawai, '3D graphics LSI core for mobile phone Z3D,' Proceedings of the ACM SIGGRAPH/EUROGRAPHICS conference on Graphics hardware, pp.60-67, 2003
  13. F. Arakawa, O. Nishii, K. Uchiyama, and N. Nakayama, 'SH4 RISC multimedia microprocessor,' IEEE Micro, vol. 18, no. 2, pp.26-34, April 1998 https://doi.org/10.1109/40.671400