Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Jitter Noise Suppression in the Digital DLL by a New Counter with Hysteretic Bit Transitions

Hysteresis를 가지는 카운터에 의한 디지털 DLL의 지터 잡음 감소

  • Published : 2004.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

A digitally-controlled analog-block inevitably undergoes the bang-bang oscillations which may cause a big amplitudes of the glitches if the oscillation occurs at the MSB transition points of a binary counter. The glitch results into the jitter noise for the case of the DLL. In this paper, we devise a new counter code that has the hysteresis in the bit transitions in order to prevent the transitions of the significant counter-bits at the locking state. The maximum clock jitter is simulated to considerably reduce over the voltage-temperature range guaranteed by specifications. The counter is employed to implement the high speed packet-base DRAM and contributes to the maximized valid data-window.

디지털 방식으로 제어되는 아날로그 회로에서는 bang-bang 진동이 발생하며, 이 때 사용되는 FSM 이진 카운터의 MSB가 천이하는 곳에서 발생하는 bang-bang 진동은 큰 glitch를 발생시켜 DLL에 적용될 경우, 출력 클록의 지터를 크게 증가시킨다. 본 논문에서는 카운터 값의 증감에 따라 MSB의 천이점에 hysteresis가 발생하는 새로운 형태의 escalator 코드 카운터를 제안한다. 이 카운터는 DLL의 locking 시 발생하는 bang-bang 진동을 최소 단위의 소자로 제어하게 함으로서 glitch의 발생 요인을 원천적으로 제거한다. 이 카운터를 사용한 DLL을 설계 시뮬레이션하여 규격 조건에서 최대 35ps 이상 지터가 줄어드는 것을 확인하였으며 이를 고속 packet-base DRAM의 이중 루프 DLL에 적용하여 데이터 윈도우를 극대화하였다.

Keywords

References

  1. Stefanos Sidiropoulos, and Mark A. Horowitz, 'A semidigital dual delay-locked loop,' IEEE J. Solid-State Circuits, Vol. 32, no. 11, pp. 1683-1692, Nov. 1997 https://doi.org/10.1109/4.641688
  2. Jung-Bae Lee, Kyu-Hyoun Kim, Changsik Yoo, Sangha Lee, One-Gyun Na, Chan-Yong Lee, He-Young Song, Jong-Soo Lee, Zi-Hyoun Lee, Ki-Woong Yearn, Hoi- Joo Chung, Il-Won Sea, Moo-Sung Chae, Yun-Ho Choi, and Soo-In Cho, 'Digitally-controlled DLL and I/O circuits for 500 Mb/s/pin 16 DDR SDRAM,' in IEEE Int . Solid-State Circuits Cont Dig. Tech Papers, pp. 68-69, 431, Feb. 2001 https://doi.org/10.1109/ISSCC.2001.912550
  3. Tatsuya Matano, Yasuhiro Takai, Tsugio Takahashi, Yuusuke Sakito, Isamu Fujii, Yoshihiro Takaishi, Hiraki Fujisawa, Shuichi Kubouchi, Seiji Narui, Koji Arai, Makoto Morino, Masayuki Nakamura Shinichi Miyatake, Toshihiro Sekiguchi, and Kuniaki Koyama, ' A 1-Gb/s/pin 512-Mb DDRll SDRAM using a digital DLL and a slew-rate-controlled output buffer,' IEEE J. Solid-State Circuits, vol. 38, no. 5, pp. 762-768, May 2003 https://doi.org/10.1109/JSSC.2003.810030
  4. J. A. Schoeff, 'An Inherently Monotonic 12 Bit DAC,' IEEE J. Solid-State Circuits, vol. SC-14, no. 6, pp. 904-911, Dec. 1979
  5. David A. Jonhs and Ken Martin, Analog Integrated Circuit Design, John Wiley & Sons, New York, 1997
  6. Rambus Inc. web page: http://www.rambus.com/products/xdr/