In this paper, the asynchronous quasi dual-port SRAM employing a single port structure in SRAM embedded SOC (System On Chip) is proposed. External host can access the internal SRAM freely and the data on internal SRAM can be transferred to an another external circuitry without a synchronous signal of an external host, which operates as an asynchronous dual-port SRRAH The performances of the proposed circuits and control structure are verified through the simulation and we fabricated it using a 0.35um CMOS technology. As the results, the chip shows reduced area about 20% and saved power also 20% than conventional architectures.
본 논문에서는 SRAM을 내장하는 시스템형 집적회로에서 싱글 포트 SRAM을 이용하여 듀얼 포트 SRAM으로 동작하는 구조를 제안한다. 외부 호스트는 내부 SRAM에 데이터를 자유로이 읽거나 쓸 수 있고, 내부 SRAM은 또 다른 외부의 회로부에 저장 데이터의 전달이 가능하면서 호스트와는 동기신호가 없는 구조 즉, 어싱크로너스 듀얼 포트 SRAM의 동작을 하는데, 싱글포트 SRAM을 이용하여 어싱크로너스 듀얼 포트로동작을 하도록 내부의 기능부를 설계하여 듀얼 포트 SRAM에 비해 적은 면적을 차지하는 구조를 제안하고 0.35um CMOS공정으로 칩을 제작하고 검증하였다. 결과로 20% 면적 감소와 20% 전력소비의 효과를 확인하였다.
