소오스-드레인 기생용량을 개선한 박막트랜지스터 제조공정

The Fabrication of a-Si:H TFT Improving Parasitic Capacitance of Source-Drain

  • 허창우 (목원대학교 전자정보보호 공학부)
  • 발행 : 2004.08.01

초록

본 연구는 에치스토퍼를 기존의 방식과 다르게 적용하여 수소화 된 비정질 실리콘 박막 트랜지스터의 제조공정을 단순화하고, 박막 트랜지스터의 게이트와 소오스-드레인간의 기생용량을 줄인다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층 , 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조하면 기존의 박막 트랜지스터에 비하여 특성은 같고, 제조공정은 줄어들며, 또한 게이트와 소오스-드레인간의 기생용량이 줄어들어 동작속도를 개선시킬 수 있다.

The a-Si:H TFTs decreasing parasitic capacitance of source-drain is fabricated on glass. The structure of a-Si:H TFTs is inverted staggered. The gate electrode is formed by patterning with length of 8 ${\mu}m∼16 ${\mu}m. and width of 80∼200 ${\mu}m after depositing with gate electrode (Cr) 1500 under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photoresistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ), a-Si:H(2000 ) and n+a-Si:H (500). We have deposited n+a-Si:H ,NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. The a-Si:H TFTs decreasing parasitic capacitance of source-drain has channel length of 8 ~20 ${\mu}m and channel width of 80∼200 ${\mu}m. And it shows drain current of 8 ${\mu}A at 20 gate voltages, Ion/Ioff ratio of 108 and Vth of 4 volts.

키워드

참고문헌

  1. Chang W. Hur, 'Method of Making Thin Film Transistors', United States Patent, Patent No.5,306,653, Apr. 1994
  2. R.V.R. Murthy, Mechanisms underlying leakage current in inverted staggered a-Si:H thin film transistors, Fourth Symp. on Thin Film Transistor Technologies, Boston, Nov. 1-6, 1998
  3. 허창우, 이문기, 김봉열, '강유전성 PbTiO3 박막의 형성 및 게면특성.' 대한전자공학회 논문지, 26권 7호, pp.83-89, 1989
  4. A. Nathan, Correlation between leakage current and overlap capacitance in a-Si:H TFTs, IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensor, Karuizawa, Japan, June 10-12, 1999
  5. 이규정, 류광렬, 허창우, '산화물 반도체 박막 가스센서 어레이의 제조 및 수율 개선'. 한국해양정보통신학회 논문지 vol.6, No.2, pp.315-322, 2002
  6. 허창우, '강유전성 박막의 형성 및 수소화 된 비정질실리콘과의 접합 특성'. 한국해양정보통신학회 논문지 vol.7,No.3, pp. 468-473,2003
  7. 허창우, 이문기, 김봉열, '강유전성 PbTiO3 박막의 형성 및 게면특성'. 대한전자공학회 논문지, 26권 7호, pp.83-89. 1989
  8. K. Aflatooni, a-Si:H Schottky diode direct detection pixel for large area x-ray imaging, IEEE IEDM, December 7-10, Washington, D.C., 1997
  9. 윤재석, 허창우, '게이트 산화막에 따른 n-MOSFET 의 금속 플라즈마 피해', 한국해양정보통신학회 논문지 vol.3,No.2, pp. 471-475,1999