한국정보통신학회논문지 (Journal of the Korea Institute of Information and Communication Engineering)

  • 제8권3호
  • /
  • Pages.577-585
  • /
  • 2004
  • /
  • 2234-4772(pISSN)
  • /
  • 2288-4165(eISSN)
한국정보통신학회 (The Korea Institute of Information and Commucation Engineering)
권호 표지

SPI-4.2 프로토콜을 사용한 PHY-LINK 계층간의 데이터 전송 성능평가

The Performance Evaluation for PHY-LINK Data Transfer using SPI-4.2

  • 발행 : 2004.06.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve14 Phase 2)는 10Gbps 이더넷 응용 뿐만아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. 본 논문에서는 시스템 패킷 인터페이스 4레벨 2단계(SPI-4.2)에 대한 연구와 C언어를 이용한 인터페이스 모듈의 성능평가를 실시하였다. SPI-4.2 인터페이스 모들은 512워드의 FIFO를 사용할 경우 랜덤 유니폼 트래픽에서는 97％까지, 버스트 길이 32를 갖는 버스트 트래픽에서는 94％ 까지의 offered load에 대해 적응이 가능하다. 그리고 14 바이트 미만의 작은 크기 패킷을 대규모로 수신할 경우, 오버헤드로 인한 성능 저하가 발생한다는 것을 확인하였다. SPI-4.2 인터페이스 모듈은 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 전송 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

System Packet Interface Level 4 Phase(SPI-4.2) is an interface for packet and cell transfer between a physical layer(PHY) device and a link layer device, for aggregate bandwidths of OC-192 ATM and Packet Over Sonet/SDH(POS), as well as 10Gbps Ethernet applications. In this paper, we performs the research for SPI-4.2. Also we analyze the performance of SPI-4.2 interface module after modeling using C programming language. This paper shows that SPI-4.2 interface module with 512-word FIFO depth is able to be adapted for the offered loads to 97％ in random uniform traffic and 94％ in bursty traffic with bursty length 32. SPI-4.2 interface module can experience an performance degradation due to heavy overhead when it massively receives small size packets less than 14-byte. SPI-4.2 interface module is suited for line cards in gigabit/terabit routers, and optical cross-connect switches, and SONET/SDH-based transmission systems.

키워드

참고문헌

  1. 'The Voice of the Future : Next Generation Networks', ATM Form, Jul. 2002
  2. 'Common Switch Interface Specification-Ll', ATM Form, Aug. 2001
  3. 'System Packet Interface Level 4 (SPI-4) Phase 2 : 0C-192 System Interface for Physical and Link Layer Devices.', OIF, Jan. 2001
  4. 'Streaming Interface(NPSI) Implementation Agreement,' NPF, Oct. 2002
  5. 'OIF Electrical Interfaces', OIF, 2001
  6. 'CoreEI SPI-4 Phase 2 Interface Core(CC 401)', Paxonet Communications, Inc., May 2003
  7. 'SPI-4.2(PL4) Core V6.1' Xilinx Inc., Feb. 2004
  8. 'POS-PHY Level 4 MagaCore Optimization for the Intel IXP2800 Network Processor' White Paper, April 2003
  9. 'SPI-4.2 Interoperability with the Intel IXF 1110 in Stratix GX devices', Altera Corp., May 2003
  10. 'SPI-4.2 Interoperability with PMC-Sierra X ENON Family in Stratix GX devices', Altera Corp., May 2003
  11. 'ORCA 0RSPI4 - Dual SPI4 Interface and High-Speed SERDES FPSC', Lattice Semiconductor Corp., Jan. 2004