Sequence Skipping 방법을 이용한 MPLS 라우터의 VC 통합기능 스케쥴러의 성능 향상에 관한 연구

On the Performance Enhancements of VC Merging-capable Scheduler for MPLS Routers by Sequence Skipping Method

  • 백승찬 (LG전자 정보통신사업본부) ;
  • 박도용 (건국대학교 전자공학부) ;
  • 김영범 (건국대학교 전자공학부)
  • 발행 : 2001.07.01

초록

VC 통합은 동일한 VC 레이블을 가진 VC들에서 각 VC의 해당 셀들을 구분하는 기능이 필요하다. 이러한 확인절차(identification process)를 돕는 다양한 접근 방법들이 제안되어 왔지만, 대부분이 추가적인 버퍼링을 필요로 하거나 프로토콜상의 오버헤드나 전송 지연을 가져옴으로써 QoS 규정을 만족시키기에 어려웠다. 이러한 단점을 극복하는 동시에 VC-통합을 지원하는 스케줄러(VCMS)가 제안되었으나 모든 VC들이 통합되거나 유입 트래픽이 매우 작은 경우 snoop하기 위한 비통합 셀들이 부족하게 되는 현상이 발생한다. 이 경우 비어 있는 슬롯들을 채우기 위해 특별한 제어 셀들을 사용하게 되나 제어 셀의 개수가 많아지면 셀 유실률이 높아질 수 있으며 부가적인 패킷 전송지연이 발생할 수 있다. 본 논문에서는 이러한 문제점을 극복하기 위하여 비어있는 큐를 갖는 VC의 시퀀스들은 건너뛰고 단지 이를 표시하기 위한 SS 셀만을 채워 넣는 Sequence Skipping(SS)을 제안하였다. 시뮬레이션을 통해 SS가 셀 유실률과 평균 패킷 전송지연을 줄일 수 있으며 따라서 VC 통합에 적합한 방안임을 보인다.

VC merging involves distinguishing cells from an identical merged VC label. Various approaches have been proposed to help this identification process. However, most of them incur additional buffering, protocol overhead and/or variable delay. They make the provision of QoS difficult to achieve. So it was proposed a merge capable scheduler to support VC-merging (VCMS). However, in situations where all VCs are to be merged or the incoming traffic load is very low, it could happen that there are not enough non-merging cells to snoop. In this situation the scheduler uses special control cells to fill the empty time slots out. Too many control cells can cause high cell loss ratio and an additional packet transfer delay. To overcome the drawbacks, we propose a Sequence Skipping(SS) method where the sequencers skip the empty queues and insert SS cells. We show SS method is suitable for VC-merging and can reduce the cell loss ratio and the mean packet transfer delay through simulations.

키워드

참고문헌

  1. Proc. INFOCOM'96 Flow labeled IP: Connectionless ATM under IP Newman, P.;Lyon, T.;Minshall, G.
  2. Cisco system's tag switching architecture overview, RFC 2105 Rekhter, Y.;Davie, B.;Katz, D.;Rosen, E.;Swallow, G.
  3. Toshiba's router architecture extensions for ATM: Overview, RFC 2098 Katsube, Y.;Nagami, K.;Esaki, H.
  4. ARIS: Aggregate route-based IP switching Viswanathan, A.;Feldman, N.;Boivie, R.;Woundy, R.
  5. A framework for multiprotocol label switching Callon, R.;Doolan, P.;Feldman, N.;Fredette, A.;Swallow, G.;Viswanathan, A.
  6. ATM'99 VC-Merge Capable Scheduler Design Chow, Hungkei Keith;Leon-Garcia, Alberto
  7. Proc. INFOCOMM'96 Conditional overflow probability and profile curve for congestion detection in ATM networks Widjaja, I.;Neuts, M.;Li, J.M.
  8. Proc. INFOCOMM'98 AAL5X: ATM Adaptation Layer 5 extention for Efficient VC Merging over ATM Networks Baldi, M.;Bergamasco, D.;Gai, S.;Malagrino, D.
  9. Proc. ATM'98 CRAM: Cell Re-Iabeling at Merge-points for ATM Multicast Crowcroft, J.;Komandur, S.;Mosse, D.
  10. Proceedings, GLOBECOM '94 A Simulation Study of TCP Performance in ATM Networks Fang, C.;Chen, H.;Hutchins, J.